Cyfroteka.pl

klikaj i czytaj online

Cyfro
Czytomierz
00058 009754 11018350 na godz. na dobę w sumie
Anatomia PC. Kompendium. Wydanie II - książka
Anatomia PC. Kompendium. Wydanie II - książka
Autor: Liczba stron: 432
Wydawca: Helion Język publikacji: polski
ISBN: 83-7361-508-3 Data wydania:
Lektor:
Kategoria: ebooki >> komputery i informatyka >> hardware >> elementy komputera
Porównaj ceny (książka, ebook, audiobook).

Wiedza o architekturze komputerów PC w pigułce

'Anatomia PC. Kompendium. Wydanie II' to wybór najważniejszych wiadomości z bestsellera 'Anatomia PC'. Kolejne edycje 'Anatomii' cieszą się ogromną popularnością -- każda z nich zawiera aktualne i wyczerpujące informacje dotyczące architektury współczesnych komputerów PC. W 'Kompendium' znajdziesz te informacje z 'Anatomii', które mogą przydać Ci się codziennie. Zagadnienia, których znajomość może okazać się niezbędna przy rozwiązywaniu problemów z niedziałającymi kartami rozszerzeń, zbyt wolno pracującym komputerem czy procesorem, który po przetaktowaniu nie zachowuje się tak, jak powinien.

'Anatomia PC. Kompendium. Wydanie II' to książka zarówno dla tych, którzy zajmują się komputerami amatorsko, jak i dla prawdziwych profesjonalistów: serwisantów i inżynierów. Najważniejsze zagadnienia związane z architekturą komputerów PC powinien znać każdy, kto chce samodzielnie rozbudować swój komputer o nowe komponenty i poznać zasady działania pecetów.

Znajdź podobne książki Ostatnio czytane w tej kategorii

Darmowy fragment publikacji:

IDZ DO IDZ DO PRZYK£ADOWY ROZDZIA£ PRZYK£ADOWY ROZDZIA£ SPIS TREĎCI SPIS TREĎCI KATALOG KSI¥¯EK KATALOG KSI¥¯EK KATALOG ONLINE KATALOG ONLINE ZAMÓW DRUKOWANY KATALOG ZAMÓW DRUKOWANY KATALOG TWÓJ KOSZYK TWÓJ KOSZYK DODAJ DO KOSZYKA DODAJ DO KOSZYKA CENNIK I INFORMACJE CENNIK I INFORMACJE ZAMÓW INFORMACJE ZAMÓW INFORMACJE O NOWOĎCIACH O NOWOĎCIACH ZAMÓW CENNIK ZAMÓW CENNIK CZYTELNIA CZYTELNIA FRAGMENTY KSI¥¯EK ONLINE FRAGMENTY KSI¥¯EK ONLINE Wydawnictwo Helion ul. Chopina 6 44-100 Gliwice tel. (32)230-98-63 e-mail: helion@helion.pl Anatomia PC. Kompendium. Wydanie II Autor: Piotr Metzger ISBN: 83-7361-508-3 Format: A5, stron: 424 Wiedza o architekturze komputerów PC w pigu³ce „Anatomia PC. Kompendium. Wydanie II” to wybór najwa¿niejszych wiadomoġci z bestsellera „Anatomia PC”. Kolejne edycje „Anatomii” ciesz¹ siê ogromn¹ popularnoġci¹ — ka¿da z nich zawiera aktualne i wyczerpuj¹ce informacje dotycz¹ce architektury wspó³czesnych komputerów PC. W „Kompendium” znajdziesz te nformacje z „Anatomii”, które mog¹ przydaæ Ci siê codziennie. Zagadnienia, których znajomoġæ mo¿e okazaæ siê niezbêdna przy rozwi¹zywaniu problemów z niedzia³aj¹cymi kartami rozszerzeñ, zbyt wolno pracuj¹cym komputerem czy procesorem, który po przetaktowaniu nie zachowuje siê tak, jak powinien. „Anatomia PC. Kompendium. Wydanie II” to ksi¹¿ka zarówno dla tych, którzy zajmuj¹ siê komputerami amatorsko, jak i dla prawdziwych profesjonalistów: serwisantów i in¿ynierów. Najwa¿niejsze zagadnienia zwi¹zane z architektur¹ komputerów PC powinien znaæ ka¿dy, kto chce samodzielnie rozbudowaæ swój komputer o nowe komponenty i poznaæ zasady dzia³ania pecetów. • Mikroprocesory rodziny x86, koprocesory i rozszerzenia (MMX, 3DNow, SSE, SSE2 i HT) • Architektury komputerów PC XT, AT, 386, 486 i Pentium • Uk³ady pamiêciowe SIMM, DRAM, SDRAM, DDR oraz obs³uga pamiêci • Chipsety, obs³uga przerwañ, magistrala PCI i kana³ DMA • Obs³uga dysków twardych • Karty grafiki i magistrala AGP • Z³¹cze szeregowe, równoleg³e i USB • Zasilacze • BIOS Spis treści Rozdział 1. Mikroprocesor ......................................................................11 Przetwarzanie rozkazów.......................................................................12 RISC i CISC ..................................................................................12 Przetwarzanie potokowe ................................................................13 Techniki przyspieszania.................................................................15 Dostęp do pamięci................................................................................15 Stronicowanie ................................................................................17 Pamięci podręczne ...............................................................................18 Topologie.......................................................................................18 Organizacja pamięci podręcznej ....................................................20 Strategie.........................................................................................21 Obsługa przestrzeni adresowej I/O.......................................................22 Funkcje kontrolne i sterujące ...............................................................23 Częstotliwość taktowania.....................................................................24 Zasilanie...............................................................................................25 Rozszerzenia ........................................................................................26 MMX .............................................................................................26 3DNow! .........................................................................................29 SSE ................................................................................................30 SSE2 ..............................................................................................32 SSE3 ..............................................................................................34 Hyper-Threading (HT)...................................................................35 Przetwarzanie 64-bitowe......................................................................37 Metoda firmy Intel: Itanium...........................................................38 Metoda firmy AMD: Opteron........................................................40 Przyszłość przetwarzania 64-bitowego ..........................................44 Przykłady procesorów..........................................................................45 Rodzina Hammer: Opteron, Athlon 64, Sempron..........................45 Pentium 4.......................................................................................53 Celeron Wilamette-128, Northwood-128.......................................57 Pentium 4/Xeon .............................................................................60 Celeron D (Prescott-256) ...............................................................60 Pentium 4 Extreme Edition............................................................60 4 Anatomia PC. Kompendium Rozdział 2. Architektury komputerów PC ................................................63 Model PC/XT.......................................................................................63 Dostęp do pamięci i przestrzeni wejścia-wyjścia...........................64 Magistrala ISA 8-bitowa................................................................68 Model AT.............................................................................................70 Procesor 80286 ..............................................................................73 Magistrala ISA 16-bitowa..............................................................73 Komputery z procesorami 386, 486 i Pentium.....................................76 EISA ..............................................................................................77 MCA..............................................................................................79 VESA.............................................................................................81 PCI.................................................................................................83 Rozdział 3. Układy pamięciowe PC..........................................................85 Pamięci dynamiczne ............................................................................86 Tryb konwencjonalny (Page Mode)...............................................87 FPM (Fast Page Mode) ..................................................................87 EDO (Extended Data Out).............................................................88 SDRAM.........................................................................................89 Moduły pamięciowe.............................................................................92 Moduły SIMM-30 (SIP) ................................................................93 Moduły SIMM PS/2.......................................................................93 Moduły DIMM ..............................................................................95 Odświeżanie....................................................................................... 100 Wykrywanie błędów i ich korekcja.................................................... 102 Błędy powtarzalne (HE) .............................................................. 102 Błędy sporadyczne (SE)............................................................... 102 Kontrola parzystości .................................................................... 103 Kontrola ECC .............................................................................. 103 Rozszerzenia PC-66, PC-100, PC-133 ............................................... 103 Oznaczenia modułów DIMM............................................................. 104 Moduły buforowane..................................................................... 105 DDR SDRAM.................................................................................... 106 DDR2 SDRAM.................................................................................. 111 Moduły DIMM DDR2 ................................................................. 112 Porównanie parametrów pamięci ....................................................... 113 Systemy dwukanałowe ................................................................ 113 Rozdział 4. Układy otoczenia procesora (chipset) ..................................117 Zakres funkcji .................................................................................... 117 Magistrala FSB ............................................................................ 119 Obsługa pamięci operacyjnej i magistrali pamięciowej............... 122 Układy obsługi podstawki typu Socket 7 ........................................... 123 Układy współpracujące z magistralą GTL+ i AGTL+ ....................... 125 Układy do obsługi procesorów AMD ................................................ 134 Rodzina K7.................................................................................. 136 Rodzina Hammer ......................................................................... 136 Wewnętrzne magistrale międzyukładowe.......................................... 139 PCI............................................................................................... 140 Hub-Interface/V-Link .................................................................. 141 Spis treści 5 RapidIO ....................................................................................... 141 HyperTransport (LDT)................................................................. 143 DMI ............................................................................................. 145 Rozdział 5. Magistrala PCI ...................................................................147 Gniazda magistrali PCI ...................................................................... 156 Obsługa przerwań .............................................................................. 158 Pamięć konfiguracyjna urządzeń PCI ................................................ 159 Identyfikator producenta (Vendor ID) ......................................... 160 Identyfikator urządzenia (Device ID) .......................................... 160 Rejestr rozkazów (Command) ..................................................... 160 Rejestr stanu (Status) ................................................................... 162 Numer wersji urządzenia (Revision ID)....................................... 163 Kod klasy urządzenia (Class Code) ............................................. 163 Rozmiar linii pamięci podręcznej (Cache Line Size)................... 167 Minimalny czas transmisji (Latency Timer) ................................ 167 Typ nagłówka (Header Type) ...................................................... 167 BIST (Build-in Self-test).............................................................. 168 Adres bazowy (Base Address Registers) ..................................... 168 Wskaźnik CardBus CIS (CardBus CIS Pointer) .......................... 169 Dodatkowy identyfikator producenta (Subsystem Vendor ID) i dodatkowy identyfikator urządzenia (Subsystem ID)............. 170 Adres bazowy rozszerzenia ROM (Expansion ROM Base Address).............................................. 170 Wskaźnik do listy możliwości (Capabilities Pointer)..................... 171 Linia IRQ (Interrupt Line) ........................................................... 171 Linia INT (Interrupt Pin) ............................................................. 171 Długość transmisji (Min_Gnt) ..................................................... 172 Częstość (Max_Lat)..................................................................... 172 Mechanizmy dostępu do pamięci konfiguracyjnej............................. 172 Pierwszy mechanizm dostępu do pamięci konfiguracyjnej.......... 173 Drugi mechanizm dostępu do pamięci konfiguracyjnej............... 173 PCI BIOS..................................................................................... 174 Autokonfiguracja urządzeń PCI......................................................... 175 Rozwój PCI i inne magistrale............................................................. 175 PCI-32/66 MHz i PCI-64............................................................. 175 PCI-X........................................................................................... 176 PCI Express ................................................................................. 178 Rozdział 6. Kanał DMA .........................................................................181 Układ scalony 8237A......................................................................... 182 Tryby pracy kontrolera DMA ............................................................ 184 Programowanie kontrolerów DMA.................................................... 186 Adresy portów kontrolerów DMA w komputerze IBM PC/XT ......... 186 „Sztuczne” porty komputera PC/XT............................................ 187 Adresy portów kontrolerów DMA w komputerze IBM PC/AT ......... 188 „Sztuczne” porty komputera PC/AT............................................ 189 Budowa rejestrów wewnętrznych ...................................................... 189 Rejestr żądań (port 009h w PC/XT, 009h i 0D2h w PC/AT)....... 189 Rejestr stanu (port 008h w PC/XT, 008h i 0D0h w PC/AT)........ 190 6 Anatomia PC. Kompendium Rejestr rozkazów (port 008h w PC/XT, 008h i 0D0h w PC/AT)...................................................................... 190 Rejestr maski kanału (port 00Ah w PC/XT, 00Ah i 0D4h w PC/AT)............................................................ 191 Rejestr maskujący (port 00Fh w PC/XT, 00Fh i 0DEh w PC/AT) ............................................................ 191 Rejestr trybu (00Bh w PC/XT, 00Bh i 0D6h w PC/AT):............. 192 Przebieg transmisji............................................................................. 192 Komputery IBM PC i PC/XT ...................................................... 193 Komputer IBM PC/AT ................................................................ 194 Rozdział 7. System obsługi przerwań sprzętowych .................................197 Układ scalony 8259A (PIC) ............................................................... 198 Cykl przyjęcia zgłoszenia .................................................................. 200 Kaskadowe łączenie kontrolerów przerwań....................................... 201 Fazy obsługi przerwań pochodzących od układu Slave ................. 202 Programowanie kontrolera przerwań ................................................. 203 Inicjowanie pracy układu............................................................. 204 Polling................................................................................................ 207 Przerwanie niemaskowalne (NMI)..................................................... 208 Obsługa przerwań pochodzących z magistral ISA, PCI i AGP.......... 209 Kontroler APIC.................................................................................. 212 Strona sprzętowa.......................................................................... 213 Obsługa APIC przez OS .............................................................. 215 Rozdział 8. Obsługa dysku twardego.......................................................221 Budowa kontrolera............................................................................. 221 Fizyczna organizacja danych i formatowanie .................................... 221 Formatowanie wysokiego poziomu ............................................. 222 Formatowanie niskiego poziomu................................................. 223 Wykrywanie i korekcja błędów.......................................................... 223 Standard AT-BUS.............................................................................. 226 Złącze fizyczne ............................................................................ 227 Dostęp CPU do dysku AT-BUS................................................... 230 Rozszerzenia standardu pierwotnego .................................................... 232 Wzrost pojemności dysków ............................................................... 234 Ograniczenia pojemności dysków twardych................................ 234 Obsługa dużych dysków .............................................................. 235 Podnoszenie pasma przepustowego magistrali................................... 236 Tryby PIO.................................................................................... 237 Tryby DMA ................................................................................. 237 Tryb Ultra DMA/33..................................................................... 237 Tryb Ultra DMA/66..................................................................... 242 Tryby Ultra ATA/100 i Ultra ATA/133....................................... 244 Blok informacyjny ............................................................................. 244 Realizacja rozkazu Identify Device ............................................. 245 Lista rozkazów................................................................................... 245 Funkcje oszczędnościowe .................................................................. 246 System PM................................................................................... 246 System APM................................................................................ 248 Spis treści 7 Serial ATA......................................................................................... 248 Cechy Serial ATA........................................................................ 249 Wykorzystanie powierzchni dyskowej.................................................. 252 Proces ładowania OS ................................................................... 252 MBR i tablica partycji.................................................................. 253 System danych i FSBR ................................................................ 254 Rozdział 9. Karty graficzne ...................................................................259 Przegląd kart graficznych................................................................... 259 Standard VESA.................................................................................. 261 Funkcje BIOS-u obsługujące karty graficzne..................................... 262 Pamięć lokalna akceleratorów 2D i 3D................................................. 263 Pamięć obrazu.............................................................................. 264 Bufor Z/W.................................................................................... 265 Pamięć tekstur.............................................................................. 266 Rozmiar pamięci i organizacja..................................................... 268 Rodzaje pamięci kart graficznych................................................ 271 RAM-DAC......................................................................................... 273 Dopasowanie monitora do karty ........................................................ 275 Parametry karty............................................................................ 276 Jakość monitora ........................................................................... 277 Kanał informacyjny VESA DDC................................................. 279 Złącza cyfrowe................................................................................... 280 TMDS .......................................................................................... 281 P D (EVC) ................................................................................. 282 DFP.............................................................................................. 282 DVI.............................................................................................. 282 Rozdział 10. Magistrala AGP ..................................................................287 Architektura komputera z magistralą AGP ........................................ 287 Sygnały magistrali AGP..................................................................... 290 Szyna adresów i danych............................................................... 290 Sygnały PCI................................................................................. 291 Sygnały kontroli przepływu......................................................... 294 Sygnały obsługi żądań AGP ........................................................ 294 Linie statusowe ............................................................................ 295 Sygnały kluczujące ...................................................................... 295 Sygnały USB ............................................................................... 295 System zarządzania zużyciem energii.......................................... 296 Sygnały specjalne ........................................................................ 296 Linie zasilające ............................................................................ 296 AGP w teorii ...................................................................................... 296 Kolejkowanie............................................................................... 297 Magistrala SBA ........................................................................... 299 GART .......................................................................................... 300 DIME........................................................................................... 300 AGP PRO........................................................................................... 302 AGP 3.0 ............................................................................................. 305 Pasmo przepustowe...................................................................... 305 Poziomy napięć............................................................................ 305 8 Anatomia PC. Kompendium Nowe sygnały i przedefiniowania................................................ 306 Sygnały zegarowe........................................................................ 306 Transakcje.................................................................................... 308 Pobór prądu.................................................................................. 308 Zgodność w dół............................................................................ 308 Przyszłość AGP ................................................................................. 309 Rozdział 11. Łącze szeregowe.................................................................311 Asynchroniczna transmisja szeregowa............................................... 311 Układ scalony 8250............................................................................ 313 Interfejs RS-232C .............................................................................. 316 Tryb simpleksowy........................................................................ 318 Tryb półdupleksowy .................................................................... 319 Tryb dupleksowy ......................................................................... 319 Bezpośrednie programowanie rejestrów UART................................. 321 Przerwania generowane przez łącze szeregowe........................... 322 Prędkość transmisji...................................................................... 325 Sygnały sterujące......................................................................... 326 Rozdział 12. Łącze równoległe ................................................................329 Terminologia programu konfiguracyjnego BIOS-u ........................... 331 Tryby podstawowe............................................................................. 332 Tryb standardowy ........................................................................ 332 Tryb półbajtowy........................................................................... 339 Tryb bajtowy (PS/2)..................................................................... 340 Tryb EPP...................................................................................... 340 Tryb ECP ..................................................................................... 343 Realizacja portu równoległego w ramach architektury PC ................ 348 Ogólne zastosowanie łącza równoległego.......................................... 350 Rozdział 13. Złącze USB ........................................................................353 Specyfikacja....................................................................................... 353 Topologia........................................................................................... 354 Okablowanie ...................................................................................... 356 Protokół.............................................................................................. 358 Pakiety ............................................................................................... 360 Sterowanie w trybach LS/FS (USB 1.1) .............................................. 361 Sterowanie w trybie HS (USB 2.0) .................................................... 363 Urządzenia USB................................................................................. 366 Klawiatury ................................................................................... 366 Myszy .......................................................................................... 367 Kontrolery gier............................................................................. 367 Dyski twarde................................................................................ 367 Moduły pamięci Flash EEPROM ................................................ 368 Napędy optyczne ......................................................................... 368 Czytniki kart pamięci i aparaty cyfrowe ...................................... 369 Skanery ........................................................................................ 369 Drukarki....................................................................................... 369 Sieci komputerowe ...................................................................... 370 Spis treści 9 Rozdział 14. Karta dźwiękowa ................................................................371 Synteza FM........................................................................................ 372 Synteza WaveTable............................................................................ 376 Digitalizacja i obróbka cyfrowa (DSP).................................................. 381 Przetworniki ADC i DAC............................................................ 382 Standard MIDI ................................................................................... 383 Protokół MIDI ............................................................................. 385 MIDI a sprzęt............................................................................... 387 Wyprowadzenia zewnętrzne .............................................................. 387 Sygnały analogowe i mikser ........................................................ 387 Sygnały cyfrowe .......................................................................... 388 Wykorzystanie zasobów systemowych .............................................. 391 „Sound on Board” według specyfikacji AC’97.................................. 392 Schemat blokowy systemu AC’97............................................... 393 Rozdział 15. Zasilacz .............................................................................397 Zasilacz standardu ATX..................................................................... 399 Specyfikacja ATX/ATX12V.............................................................. 402 Dobór zasilacza.................................................................................. 404 Zasilacze dużej mocy ......................................................................... 406 ATXGES (AMD)......................................................................... 407 EPS12V (Intel)............................................................................. 407 Rozdział 16. BIOS i jego program konfiguracyjny .....................................409 Organizacja systemu bezpieczeństwa ................................................ 410 Możliwości omijania systemu bezpieczeństwa............................ 411 System ochrony przed wirusami atakującymi boot-sektor................. 415 System ładowania wartości predefiniowanych................................... 415 Mechanizm opuszczania programu konfiguracyjnego ....................... 416 Ogólna konstrukcja blokowa.............................................................. 416 Programy pseudokonfiguracyjne BIOS-u ............................................. 417 Nowe trendy w programach BIOS ..................................................... 417 Obrazki w BIOS-ie ...................................................................... 417 Podwójny BIOS........................................................................... 418 POST on Board............................................................................ 418 Voice Diagnostic ......................................................................... 419 Auto-Overclocking ...................................................................... 419 Skorowidz...........................................................................421 Rozdział 2. Architektury komputerów PC Architektura komputerów PC przeszła długą drogę rozwoju, a patrząc z dzisiejszej per- spektywy, wydaje się, iż nigdy nie będzie miał on końca. Może właśnie dzięki zdolności do adaptacji i wiecznej gotowości do wszelkich zmian przetrwała w swych ogólnych zarysach do dnia dzisiejszego. Wyniki prac badawczo-rozwojowych nad optymalizacją architektury stanowią przy okazji jeden z głównych czynników wpływających na roz- wój wielu dziedzin pokrewnych. Model PC/XT Będący pierwowzorem dla modelu XT mikrokomputer IBM PC był konstrukcją ośmio- bitową. Dzisiaj ma on znaczenie wyłącznie historyczne, tak iż w zasadzie nie powinni- śmy się nim więcej zajmować. Mimo to wiele rozwiązań przyjętych w modelu XT nie różni się w sposób istotny od stosowanych po dzień dzisiejszy w najnowszych mode- lach PC/AT. Proces śledzenia etapów rozwojowych w tej dziedzinie rozpoczniemy więc od modelu XT. W komputerach tej rodziny instalowano procesory 8086 i 8088. W zakresie zestawu rozka- zów i trybów adresowania oba układy są w pełni zgodne. Oba przetwarzają dane 16-bi- towe, a różnica tkwi w szerokości magistrali danych wyprowadzanej na zewnątrz układu. Procesor 8088 wyprowadza jedynie osiem bitów, chociaż operuje na szesnastu. Każda operacja dostępu do dwubajtowego słowa wykonywana jest w dwóch etapach. Przykła- dowe polecenie przesłania 16-bitowego słowa z pamięci do akumulatora AX rozpisy- wane jest przez sprzęt w niewidoczny dla oprogramowania sposób na dwie elementarne operacje jednobajtowe. Dokonywane są one na rejestrach AH i AL i to niezależnie od tego, czy dotyczą one parzystego czy nieparzystego adresu w pamięci. 64 Anatomia PC. Kompendium Następną różnicę w stosunku do procesora 8086 stanowi zredukowana do 4 bajtów dłu- gość kolejki rozkazów. Kolejka ta jest uzupełniana jednocześnie z wykonywaniem roz- kazu (jeśli aktualnie wykonywany rozkaz nie wymaga dostępu do magistrali) już przy ubytku jednego bajta (dla porównania, w 8086 począwszy od dwóch bajtów). Czas do- stępu do bajtu pamięci wynosi cztery cykle zegarowe. Może się więc zdarzyć, że kolej- ka wypełniona rozkazami nie wymagającymi argumentów pobieranych z pamięci (na przykład clc, ror, sti) wyczerpie się szybciej niż nastąpi jej uzupełnienie. Stanowi to dodatkowe ograniczenie w pracy procesora. Dostęp do pamięci i przestrzeni wejścia-wyjścia Procesory serii 80x86 mogą adresować dwa nakładające się na siebie obszary. Oba z nich adresowane są poprzez tę samą systemową magistralę adresową, a wymiana danych między nimi a procesorem przebiega tą samą magistralą danych. Pierwszy z omawianych obszarów stanowi pamięć operacyjną. Można się do niego odwo- ływać, używając przykładowo rozkazu mov x,y (gdzie x i y mogą określać adres w pa- mięci lub jeden z rejestrów procesora). Drugi obszar określany jest mianem przestrzeni wejścia-wyjścia (I/O, Input/Output). Można się zwracać do niego za pomocą rozkazów in a,port i out port,a. port symbolizuje lokalizację w przestrzeni adresowej wejścia- -wyjścia, zaś a jest akumulatorem, czyli jednym z rejestrów procesora. Rozkazy z grupy mov dopuszczają użycie jako argumentu w zasadzie dowolnego rejestru procesora (z nie- wielkimi wyjątkami, na przykład niedozwolone są przesłania pomiędzy rejestrami seg- mentowymi). W przeciwieństwie do nich, rozkazy in i out akceptują wyłącznie akumula- tor — AX dla portów 16-bitowych lub AL dla portów 8-bitowych. O tym, który z tych dwóch obszarów zostanie wybrany i jaki będzie kierunek przekazywania informacji (do czy od CPU), decydują sygnały systemowej magistrali sterującej: IOWC — zapis do przestrzeni wejścia-wyjścia, IORC — odczyt z przestrzeni wejścia-wyjścia, MRDC — odczyt z pamięci, MWDC — zapis do pamięci. 20 linii adresowych procesora 8086 umożliwia dostęp do przestrzeni adresowej o wiel- kości 1 MB. Zastosowany w 8086 mechanizm adresowania wykorzystuje tzw. segmenta- cję. 20-bitowy adres fizyczny składa się z 16-bitowego adresu segmentu (Segment Ad- dress) zapisanego w jednym z rejestrów segmentowych procesora (CS, DS, ES lub SS) i 16-bitowego przemieszczenia wewnątrz segmentu (Offset Address) zapisanego w jed- nym z pozostałych rejestrów1. Bezpośrednią konsekwencją przyjętego sposobu adresowania jest logiczny podział pa- mięci na segmenty o wielkości do 65536 bajtów, natomiast najistotniejszą konsekwencją pośrednią — możliwość relokacji kodu z dokładnością do 16 bajtów (minimalna różnica 1 Nie wszystkie rejestry procesora 8086 mogą być użyte do adresowania pamięci. Nie da się w tym celu wykorzystać rejestrów AX, CX i DX. Rozdział 2. ♦ Architektury komputerów PC 65 pomiędzy początkami dwóch różnych segmentów). Sposób tworzenia adresu fizycznego na podstawie zapisanego w odpowiednich rejestrach adresu logicznego (w postaci seg- ment:offset) przedstawia rysunek 2.1. Rysunek 2.1. Sposób tworzenia adresu fizycznego Procesor 8086 może zaadresować 65536 portów jednobajtowych lub 32768 portów dwubajtowych (albo ich kombinację nie przekraczającą łącznie rozmiarów segmentu, tj. 64 KB). Układy dekoderów adresowych płyty głównej ograniczają jednak ten obszar do 1024 bajtów, tj. adresów 000h – 3FFh, przy zachowaniu możliwości koegzystencji portów 8- i 16-bitowych. Porty przestrzeni adresowej wejścia-wyjścia stanowią swego rodzaju bramy, przez które procesor widzi rejestry wewnętrzne różnych urządzeń. Urządzenia te są na ogół wyspe- cjalizowanymi sterownikami zawierającymi mniej lub bardziej rozbudowaną listę pole- ceń przyjmowanych przez jeden z portów. Stan, w jakim znajduje się dany sterownik, obrazowany jest zwykle poprzez zawartość tzw. rejestru statusowego (dostępnego też przez jeden z portów). Również sam transport danych do i z urządzenia może odbywać się poprzez porty, ale mechanizm ten nie jest zbyt wydajny. Procesor uzyskuje dzięki temu możliwość programowania różnych układów peryferyj- nych za pomocą instrukcji out. Jest również możliwe sprawdzanie stanu urządzenia przez pobranie zawartości jego rejestru statusowego instrukcją in. Pozostałe elementy architektury XT Centralnym punktem tego komputera był oczywiście procesor 8086 lub 8088. Płyta główna XT była przystosowana do instalacji koprocesora arytmetycznego 8087. W niektórych późniejszych modelach PC/XT stosowane były procesory V20 i V30 firmy NEC, będące rozbudowanymi wersjami 8088 i 8086. Główny zegar taktujący (4,77 MHz) wykorzystywał sygnał 14,3181 MHz generowany w układzie 8284 (po podziale przez 3). Nowsze modele XT odbiegały od tego rozwiąza- nia i korzystały z bezpośredniego generatora o częstotliwości sięgającej 12 MHz. Wszyst- kie pozostałe elementy płyty głównej XT kontaktują się z procesorem poprzez magi- strale przedstawione na rysunku 2.2: 66 Rysunek 2.2. Schemat blokowy komputera XT Anatomia PC. Kompendium (cid:141) Magistralę lokalną, obejmującą 16-bitową szynę danych i 20-bitową szynę adresową procesora 8086. (cid:141) Magistralę systemową, sprzężoną z magistralą lokalną poprzez rejestry zatrzaskowe sterowane sygnałem ALE. Wszystkie 20 bitów adresu oraz 8 bitów systemowej magistrali danych wyprowadzone są do gniazd rozszerzających. Magistrala systemowa dostarcza też zestawy sygnałów sterujących, takich jak ~IOR, ~IOW, ~MEMR, ~MEMW, IRQn, DRQn, ~DACKn itd. (cid:141) Magistralę X, komunikującą się z pamięcią ROM zawierającą systemowy BIOS (ale nie z rozszerzeniami BIOS na kartach) oraz z portami układów na płycie głównej. (cid:141) Magistralę pamięciową, która łączy szyny systemowe z obwodami pamięci dynamicznej poprzez układy adresowania wierszy i kolumn pamięci. (cid:141) Magistralę zewnętrzną, która stanowi wyprowadzenie 20-bitowej systemowej szyny adresowej, 8-bitowej szyny danych i większości sygnałów systemowej szyny sterującej. Powyższe magistrale łączą procesor z następującymi elementami: (cid:141) RAM — dynamiczną pamięcią operacyjną; (cid:141) ROM — pamięcią stałą zawierającą procedury inicjalizujące (wykonywane w momencie włączenia komputera) oraz BIOS (Basic Input/Output System), stanowiący zestaw podstawowych procedur obsługi urządzeń wejścia i wyjścia; (cid:141) 8259A — 8-kanałowym kontrolerem przerwań sprzętowych2 o następującym przyporządkowaniu: 2 Do grupy przerwań sprzętowych należy również przerwanie niemaskowalne (NMI), chociaż nie jest ono obsługiwane przez żaden z kontrolerów 8259A. Rozdział 2. ♦ Architektury komputerów PC 67 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh Linia IRQ Wektor* Urządzenie 0 1 2 3 4 5 6 7 * Wektor oznacza numer indeksu wskazującego adres procedury obsługi danego przerwania umieszczony w tzw. tablicy wektorów przerwań. Tablica ta znajduje się w pamięci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentujące kolejne adresy. Zegar systemowy (kanał 0 generatora 8253) Klawiatura Zarezerwowane COM2 COM1 Kontroler dysku twardego Kontroler napędu dysków elastycznych LPT1 (cid:141) 8253 — programowanym układem czasowym zawierającym trzy niezależne liczniki o następującym przyporządkowaniu: Licznik 0 1 2 Przeznaczenie Implementacja zegara systemowego poprzez okresowe wywoływanie IRQ0 Odświeżanie pamięci Obsługa głośnika (cid:141) 8237A — kontrolerem DMA (Direct Memory Access), który implementuje wirtualny kanał łączący układy wejścia-wyjścia z pamięcią i pracuje bez udziału procesora. Układ dysponuje czterema kanałami: Kanał 0 1 2 3 Przeznaczenie Układ odświeżania pamięci Łącze synchroniczne SDLC (Synchronous Data Link Control — standard łącza synchronicznego firmy IBM) Kontroler napędu dysków elastycznych Kontroler dysku twardego (cid:141) 8255 — programowanym interfejsem PPI (Programmable Peripheral Interface), obsługującym następujące urządzenia: (cid:141) klawiaturę, (cid:141) przełączniki pamięci konfiguracji (Configuration Switches), (cid:141) włączanie i wyłączanie głośnika, (cid:141) sterowanie napędem pamięci kasetowej. Większość elementów architektury XT zlokalizowanych jest na płycie głównej, a nie- które umieszczone są na kartach rozszerzeń (sterowniki dysków, łączy szeregowych 68 Anatomia PC. Kompendium i równoległych). Wszystkie układy mają ściśle określone obszary adresowe w prze- strzeni wejścia-wyjścia, w której widoczne są ich rejestry sterujące. Magistrala ISA 8-bitowa Zewnętrzna magistrala architektury PC/XT jest ośmiobitowa. Komputery tej klasy wypo- sażane były w umieszczone na płycie głównej 62-końcówkowe gniazda rozszerzające (Expansion Slots) (rysunek 2.3). Liczba tych gniazd nie była jednoznacznie określona i zależała od modelu płyty. W gniazdach tych można było umieszczać karty 8-bitowe (tzw. krótkie), charakteryzujące się pojedynczym złączem grzebieniowym. Rysunek 2.3. Gniazdo 8-bitowej magistrali zewnętrznej Teoretycznie jest całkowicie obojętne, w którym z gniazd umieszczona została dana karta, bowiem wszystkie wyprowadzenia połączone były równolegle (wyjątek stanowiło złącze J8 w starszych modelach XT). Niektóre karty umieszczone zbyt blisko siebie mogły wzajemnie zakłócać swoją pracę. Uwaga ta nie straciła aktualności do dnia dzisiejszego, chociaż odnosi się obecnie raczej do magistrali PCI. Krótki opis sygnałów 8-bitowej magistrali ISA przedstawia poniższe zestawienie: ±5 V, ±12 V GND OSC Komplet napięć zasilających, z których mogą korzystać karty rozszerzeń. Masa zasilania. Sygnał zegara systemowego 14,318180 MHz; ten sam sygnał, po podzieleniu częstotliwości przez 3, otrzymuje procesor. Rozdział 2. ♦ Architektury komputerów PC 69 IRQ2 – IRQ7 Interrupt Request — linie zgłoszeń przerwań sprzętowych. Kanały 0 (zegar systemowy) i 1 (klawiatura) obsługują urządzenia zainstalowane na płycie głównej, tak więc nie zostały wyprowadzone. ~IOR ~IOW ~DACK1 – – ~DACK3 ~DACK0 DRQ1 – DRQ3 DMA Request — linie zgłoszeń żądania przydziału kanału 1, 2 lub 3 DMA. Kanał 0 DMA jest już zajęty (obsługuje odświeżanie pamięci), nie został więc wyprowadzony. DMA Acknowledge — odpowiadające liniom DRQn linie potwierdzenia przyjęcia żądania obsługi kanałem DMA. Sygnał, który może być wykorzystany przez karty posiadające własną pamięć dynamiczną do jej odświeżania. Pojawia się on równolegle z odbywającymi się z udziałem kanału 0 DMA cyklami odświeżania pamięci na płycie głównej. I/O Read — sygnał ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA żądania dostępu do przestrzeni adresowej wejścia-wyjścia w celu odczytu. I/O Write — sygnał ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA żądania dostępu do przestrzeni adresowej wejścia-wyjścia w celu zapisu. Memory Read — sygnał ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA żądania dostępu do przestrzeni adresowej pamięci w celu odczytu. Memory Write — sygnał ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA żądania dostępu do przestrzeni adresowej pamięci w celu zapisu. Przekazuje kartom rozszerzeń sygnał generowany na płycie po naciśnięciu przycisku RESET. 20-bitowa magistrala adresowa komputera. Stan linii A0 – A19 odzwierciedla stan wyprowadzeń A0 – A19 procesora 8086/8088 lub jest wytwarzany przez układ kontrolera DMA. Dwukierunkowa, ośmiobitowa magistrala danych. Address Latch Enable — sygnał wytwarzany przez kontroler magistrali 8288; informuje o ustabilizowaniu adresu na magistrali adresowej, co jest jednocześnie poleceniem dla układów kart rozszerzeń, że należy podjąć dekodowanie adresu i próbę „dopasowania go” do własnej przestrzeni adresowej. I/O Channel Ready — poziom sygnału na tej linii sprawdzany jest przez procesor lub kontroler DMA w każdym cyklu dostępu do urządzeń wejścia-wyjścia. Powolne układy peryferyjne mogą w ten sposób sygnalizować konieczność wprowadzenia przez urządzenie żądające dostępu (tj. procesor lub kontroler DMA) tzw. cykli oczekiwania, czyli dodatkowych, „pustych” cykli D7 – D0 ALE RESET A0 – A19 ~MEMR ~MEMW I/O CHRDY 70 Anatomia PC. Kompendium ~I/O CHK AEN T/C zegarowych (Wait States) w oczekiwaniu na dane. Poziom logicznej 1 oznacza gotowość urządzenia, logiczne 0 wymusza oczekiwanie. I/O Channel Check — układy zamontowane na kartach rozszerzeń mogą tą drogą zgłaszać płycie głównej swoje niedomagania wykluczające je z dalszej pracy. Sygnał aktywny (tj. zero logiczne) powoduje wygenerowanie przerwania 2 (INT 2), a więc uruchomienie takiej samej akcji, jak w przypadku błędu parzystości pamięci na płycie (wyświetlenie odpowiedniego komunikatu i zatrzymanie systemu). Wysoki poziom logiczny na tej linii oznacza, że kontroler DMA przejął kontrolę nad magistralami systemowymi (końcówki procesora znajdują się w stanie wysokiej impedancji). Terminal Count — sygnał generowany przez kontroler DMA. Wskazuje na zakończenie cyklu dostępu DMA (wykonanie zaprogramowanej liczby transmisji). Karty rozszerzeń są niezmiernie ważnym elementem architektury komputera. Zapew- niają one w zasadzie nieograniczoną elastyczność w projektowaniu urządzeń peryferyj- nych, które z punktu widzenia oprogramowania będą się zachowywały tak, jak gdyby znajdowały się na płycie głównej. Model AT Na płycie głównej komputerów AT można było znaleźć oprócz procesora już tylko kilka układów scalonych wysokiej skali integracji. Nie oznaczało to bynajmniej, że nastąpiły jakieś gruntowne zmiany w stosunku do architektury pierwowzoru, w którym można było jednoznacznie zlokalizować wszystkie charakterystyczne układy scalone. Podwyższenie skali integracji było zabiegiem technologicznym i nie naruszało w żaden sposób pełnej zgodności funkcjonalnej elementów systemu. W modelu AT wprowadzono oczywiście pewne unowocześnienia — inaczej nie można by przecież mówić o nowym modelu. Oto ogólna sylwetka architektury AT, określanej też mianem ISA (Industry Standard Architecture): (cid:141) Procesor otrzymuje sygnał taktujący z układu 82284, będącego następcą 8284 (stosowanego z procesorami 8086/8088). Procesory 80286 w pierwszych modelach AT taktowane były sygnałem 6 MHz. Później na rynku znalazły się układy scalone 80286 produkcji firmy Harris, dające się taktować zegarem 25 MHz. Do wyższej częstotliwości zegarowej musiały zostać przystosowane również inne elementy architektury, a nie tylko sam procesor. (cid:141) 24-bitowa magistrala adresowa komputera AT pokrywa przestrzeń adresową do 16 MB, co jednak wymaga oprogramowania wykorzystującego tzw. chroniony tryb pracy procesora (Protected Mode). W zgodnym z 8086/8088 trybie rzeczywistym (Real Mode) wykorzystanych jest tylko 20 linii adresowych. Rozdział 2. ♦ Architektury komputerów PC 71 (cid:141) Do współpracy z układem 80286 przewidziano koprocesor arytmetyczny 80287, dla którego zamontowano dodatkową podstawkę na płycie głównej. (cid:141) W modelu AT możemy wyróżnić następujące magistrale: (cid:141) Magistralę lokalną (24 linie adresowe i 16 linii danych) połączoną bezpośrednio z procesorem. (cid:141) Poprzez zastosowanie rejestrów zatrzaskowych uzyskuje się ustabilizowaną magistralę systemową. Stanowi ona kopię części magistrali lokalnej (kompletna szyna danych plus linie adresowe A0 – A19). (cid:141) Magistrala X obsługuje komunikację z ROM-BIOS oraz z portami układów umieszczonych na płycie głównej (ale nie z rozszerzeniami BIOS na kartach). (cid:141) Linie magistrali systemowej z obwodami pamięci dynamicznej (poprzez układy adresowania wierszy i kolumn pamięci) łączy magistrala pamięciowa. (cid:141) Magistrala L wyprowadza linie A17 – A23 magistrali lokalnej do gniazd rozszerzających (tj. magistrali zewnętrznej). (cid:141) Magistrala zewnętrzna, która stanowi wyprowadzenie 24-bitowej systemowej szyny adresowej, 16-bitowej szyny danych i większości sygnałów systemowej szyny sterującej. Jedynymi układami mogącymi przejąć pełną kontrolę nad magistralami systemowymi (tzn. inicjować transmisję i decydować o jej kierunku) są procesor i kontroler DMA. Przywileju tego nie ma żaden inny procesor zamontowany na karcie rozszerzeń. Magi- strala zewnętrzna wyprowadza co prawda sygnał ~MASTER, ale procedura przejęcia sterowania rozpoczyna się od wymiany sygnałów uzgodnienia z kontrolerem DMA, który to dopiero odłącza procesor systemowy od magistral. (cid:141) Dla zwiększenia liczby kanałów IRQ (linii przyjmujących zgłoszenia przerwań sprzętowych) wprowadzony został drugi układ 8259A (Slave). Jest on podłączony do jednego z wejść układu głównego (Master). Komputer AT dysponuje dzięki temu 15 kanałami IRQ o następującym przyporządkowaniu: Wektor 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh Linia IRQ 0 1 2 3 4 5 6 7 * Wektor oznacza numer indeksu wskazującego adres procedury obsługi danego przerwania umieszczony w tzw. tablicy wektorów przerwań. Tablica ta znajduje się w pamięci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentujące kolejne adresy. Urządzenie Zegar systemowy Klawiatura Wyjście kaskadowe do układu Slave COM2 COM1 LPT2 Kontroler napędu dysków elastycznych LPT1 72 Anatomia PC. Kompendium Wektor* 70h 71h 72h 73h 74h 75h 76h 77h Linia IRQ 8 9 10 11 12 13 14 15 * Wektor oznacza numer indeksu wskazującego adres procedury obsługi danego przerwania umieszczony w tzw. tablicy wektorów przerwań. Tablica ta znajduje się w pamięci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentujące kolejne adresy. Urządzenie Zegar czasu rzeczywistego Wywołuje przerwanie IRQ2 Zarezerwowane Zarezerwowane Zarezerwowane Koprocesor arytmetyczny Kontroler dysku twardego Zarezerwowane Do grupy przerwań sprzętowych należy też przerwanie niemaskowalne (NMI), które nie jest jednak obsługiwane przez żaden z kontrolerów 8259A. (cid:141) System DMA także otrzymał dodatkowe wsparcie w postaci drugiego układu scalonego 8237A zainstalowanego dla potrzeb transmisji 16-bitowych. Kanały DMA zostały przydzielone w następujący sposób: Kanał 0 1 2 3 4 5 6 7 Szerokość w bitach 8 8 8 8 – 16 16 16 Przeznaczenie Zarezerwowany Układ transmisji synchronicznej SDLC Kontroler napędu dysków elastycznych Zarezerwowany Kaskada Zarezerwowany Zarezerwowany Zarezerwowany (cid:141) Programowalny układ czasowy 8253 został zastąpiony unowocześnionym modelem 8254, którego trzy niezależne kanały obsługują następujące urządzenia: Kanał 0 1 2 Przeznaczenie Generacja sygnału IRQ0 (zegar systemowy) Odświeżanie pamięci Obsługa głośnika (cid:141) Zrezygnowano z usług większości mikroprzełączników (DIP) dla ustalania parametrów konfiguracyjnych systemu. Ich miejsce zajęła podtrzymywana bateryjnie pamięć CMOS (układ scalony MC146818). Przy okazji tych zmian wprowadzony został zegar czasu rzeczywistego, pracujący również przy Rozdział 2. ♦ Architektury komputerów PC 73 wyłączonym komputerze (podtrzymywanie bateryjne). W modelu XT zegar pracował tylko od włączenia do wyłączenia komputera. (cid:141) Magistrala zewnętrzna otrzymała dostęp do wszystkich 16 bitów systemowej szyny danych oraz wzbogacona została o kilka nowych sygnałów sterujących. Do wszystkich układów scalonych stanowiących składowe systemu można się odwo- ływać przez porty umieszczone w przestrzeni adresowej wejścia-wyjścia. Procesor 80286 Pod względem budowy wewnętrznej procesor 80286 nie różni się w istotny sposób od swego poprzednika. Nowością jest jedynie wprowadzenie tzw. chronionego trybu pracy (Protected Mode). Jego istota polega na implementacji sprzętowej kontroli dostępu do określonych obszarów pamięci. Mechanizmy te znajdują zastosowanie w pracy wieloza- daniowych systemów operacyjnych. Układ 80286 dysponuje specjalnym, dodatkowym zestawem rozkazów przeznaczonych do obsługi tego trybu pracy. Poza nim (tj. w trybie rzeczywistym Real Mode) procesor nadal dysponuje listą rozkazów zgodną z 8086, ale poszerzoną o kilka nowych poleceń. Nie mogły być one jednak wykorzystane w aplikacjach zachowujących „zgodność w dół” do poziomu XT. Poszerzona do 24 bitów magistrala adresowa pokrywała przestrzeń 16 MB. Z obszaru tego można było jednak korzystać wyłącznie w trybie chronionym. W trybie rzeczywistym trzeba się było zadowolić zakresem adresowania zgodnym z 8086, tj. 1 MB. Sposób gene- racji adresu fizycznego pozostał bez zmian. W trybie rzeczywistym 80286 zachowywał się po prostu jak szybki 8086. Na zwiększenie efektywnej szybkości przetwarzania miało wpływ nie tylko podniesienie częstotliwości taktującej do 25 MHz, ale również po- prawki w konstrukcji wewnętrznej procesora oraz zmodyfikowana obsługa magistrali. Obszar przestrzeni adresowej dla urządzeń wejścia-wyjścia jest zgodny z możliwo- ściami procesora 8086; teoretycznie można obsłużyć 64 k portów 8-bitowych o adre- sach 0 – 65535, 32 k portów 16-bitowych o parzystych adresach 0, 2, 4, …, 65534 lub ich kombinacje w zakresie do 64 KB. Podobnie jednak jak w modelu XT, wbudowany w płytę dekoder adresów wejścia-wyjścia rozpoznaje tylko 1024 z nich — są to porty ulokowane w zakresie 0 – 1023 (000h – 3FFh). Układ 8086 miał możliwość samodzielnego wytwarzania sygnałów sterowania magistralą, co umożliwiało rezygnację z udziału kontrolera 8288. Procesor 80286 nie ma takiej moż- liwości i musi współpracować z odpowiadającym mu kontrolerem magistrali 80288. Magistrala ISA 16-bitowa Podobnie jak w modelu PC/XT, większa część sygnałów magistrali systemowej wypro- wadzona jest do gniazd, w których można umieszczać karty rozszerzeń. W przypadku architektury AT magistrala zewnętrzna jest już jednak 16-bitowa. Gniazda rozszerzające 74 Anatomia PC. Kompendium (rysunek 2.4) podzielone są na dwie części; pierwsza, 62-stykowa, jest zgodna (z wyjąt- kiem sygnałów 0WS i REF) z 8-bitową magistralą XT, druga stanowi jej 36-stykowe uzupełnienie. Rysunek 2.4. Gniazdo 16-bitowej magistrali zewnętrznej Płyty główne komputerów AT miały na ogół kilka złączy 16-bitowych i jedno lub dwa 8-bitowe. Poniżej omówione zostaną dodatkowe linie rozszerzające. Znaczenie pozosta- łych sygnałów jest takie samo, jak w przypadku magistrali XT. ~0WS ~REF 0 Wait States — karta rozszerzeń sygnalizuje, że jest dostatecznie szybka, aby być obsługiwaną bez dodatkowych cykli oczekiwania. Refresh — sygnał ten informuje, że w danym momencie odbywa się cykl odświeżania pamięci dynamicznej na płycie głównej. Jego źródłem nie jest kanał 0 DMA, lecz jeden z generatorów układu 8254 (Timer) lub specjalizowane układy obsługujące samą pamięć. LA17 – LA23 Large Address — siedem najbardziej znaczących linii 24-bitowej szyny adresowej procesora. Linie LA17 – LA19 pokrywają się Rozdział 2. ♦ Architektury komputerów PC 75 Vcc SD8 – SD15 ~SBHE ~MEMCS16 ~I/O CS16 ~MEMR ~MEMW DRQ5 – 7, ~DACK5 – 7 IRQ10 – 12, ~IRQ14 – 15 DRQ0, ~DACK0 ~MASTER logicznie z liniami A17 – A19 w części 8-bitowej złącza, z tą różnicą, że adres na liniach LAnn wystawiany jest wcześniej. Napięcie zasilające (+5 V). System Data — bardziej znaczący bajt 16-bitowej systemowej szyny danych AT. System Bus High Enable — sygnał ten jest wystawiany przez procesor lub kontroler DMA podczas procesu przekazywania danych 16-bitowych z udziałem bardziej znaczącego bajtu magistrali, tj. SD8 – SD15. Sygnał generowany jest przez karty rozszerzeń, które gwarantują dostęp do pamięci w trybie 16-bitowym. Karta 16-bitowa, która nie odpowie w odpowiednim momencie wystawieniem niskiego poziomu logicznego na linii ~MEMCS16, będzie obsługiwana tak jak 8-bitowa. Jeżeli karta 8-bitowa zostanie umieszczona w złączu 16-bitowym, to sygnał ~MEMCS16 będzie nieaktywny (na niepodłączonej linii ustala się wysoki poziom logiczny), co umożliwia automatyczną detekcję rozmiaru karty. Sygnał ten generowany jest przez karty rozszerzeń, które gwarantują dostęp do przestrzeni wejścia-wyjścia w trybie 16-bitowym. Obowiązują tu te same uwagi, co dla sygnału ~MEM CS16. Memory Read — stan aktywny tej linii (niski poziom logiczny) oznacza żądanie odczytu (CPU lub DMA) z pamięci z zakresu 0 – 16 MB. Sygnał ~SMEMR w 8-bitowej części złącza generowany jest wyłącznie przy odczytach w przestrzeni adresowej 0 – 1 MB, zaś przy próbie dostępu do pamięci powyżej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). Memory Write — stan aktywny tej linii (niski poziom logiczny) oznacza żądanie odczytu (CPU lub DMA) z pamięci z zakresu 0 – 16 MB. Sygnał ~SMEMW w 8-bitowej części złącza generowany jest wyłącznie przy odczytach w przestrzeni adresowej 0 – 1 MB, zaś przy próbie dostępu do pamięci powyżej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). 16-bitowe kanały DMA udostępniane przez dodatkowy układ kontrolera DMA 8237A (Slave). Interrupt Request — linie zgłoszeń przerwań sprzętowych obsługiwane przez dodatkowy kontroler 8259A (Slave). Nie jest wyprowadzana linia IRQ13, przypisana standardowo obsłudze znajdującego się na płycie głównej koprocesora arytmetycznego. DMA Request — DMA Acknowledge. 8-bitowy kanał obsługi DMA powstały po zlikwidowaniu pochodzącego z architektury XT mechanizmu odświeżania pamięci kanałem DMA. Sygnał umożliwiający przejęcie sterowania systemem przez procesor znajdujący się na karcie rozszerzeń. Układowi takiemu 76 Anatomia PC. Kompendium należy wpierw przyporządkować jeden z kanałów DMA. Kontroler DMA przeprowadza rutynowo proces odłączania procesora zainstalowanego na płycie głównej (sekwencja sygnałów HRQ i HLDA) przed wysłaniem sygnału ~DACK do chcącego zawładnąć magistralami procesora. Ten reaguje uaktywnieniem linii ~MASTER (tj. sprowadzeniem jej do poziomu zera logicznego) i przejmuje sterowanie systemem. Komputery z procesorami 386, 486 i Pentium Modele AT z procesorem 80286 wyparte zostały przez komputery wyposażone w pro- cesory 80386 i 80486, a po nich nadeszły kolejne generacje Pentium. Płyty takie ce- chowały 32-bitowe magistrale systemowe. Gniazda kart rozszerzeń ISA miały jednak nadal jedynie 16 linii danych i 24 linie adresowe. Łamanie i przesuwanie bajtów doko- nywane było w specjalnych układach pośredniczących między magistralą systemową a zewnętrzną. 32-bitowe modele AT nie różniły się zbytnio od swych 16-bitowych po- przedników. Wzrost mocy obliczeniowej osiągany był głównie dzięki podniesieniu róż- nych częstotliwości taktujących, co pociągało za sobą w oczywisty sposób przyspieszenie pracy magistral. Największym problemem architektury AT pozostała do samego końca magistrala ze- wnętrzna (ISA). Decydowały o tym dwa główne czynniki: jej szerokość i szybkość pracy. Na kartach rozszerzeń montowane były kontrolery urządzeń peryferyjnych wymienia- jących dosyć intensywnie dane z pamięcią. Mowa tu w szczególności o kontrolerach dysków twardych, kartach sieciowych i graficznych. Drugim hamulcem była częstotli- wość taktowania magistrali zewnętrznej. Producenci chcący przestrzegać zgodności ze specyfikacją ISA musieli limitować szybkość jej pracy do wartości poniżej 8,33 MHz. Wartość standardowa mieściła się zwykle w zakresie 6 – 8 MHz. Jedynie w modelach 486DX-50 MHz wartość ta podniesiona została do 12,5 MHz. Doszło do sytuacji, iż stosunkowo szybkie układy peryferyjne nie wszędzie mogły być wykorzystane, a podnoszenie częstotliwości pracy magistrali nie gwarantowało nieza- wodnej pracy znajdujących się na rynku kart starszego typu. Rozwiązanie powyższych problemów w ramach architektury AT nie było możliwe i ko- nieczne stało się wprowadzenie nowej magistrali zewnętrznej. Z tego też względu powstało wiele konkurencyjnych standardów, z których tylko nieliczne ugruntowały swą pozycję na rynku (rysunek 2.5). Każdy z nich generował falę kart rozszerzeń nowego typu, obsłu- gujących stale rosnącą gamę urządzeń peryferyjnych. Przed przejściem do bardziej szczegółowego omówienia standardów magistral następują- cych po ISA podajmy w formie porównania ich teoretyczne przepustowości maksymalne. Przeglądając poniższą tabelę, należy pamiętać, że magistrala MCA — będąc magistralą Rozdział 2. ♦ Architektury komputerów PC 77 Rysunek 2.5. Zastosowania procesorów w ramach architektur PC 386 486 386 486 8088 8086 286 386 486 386 486 486 Pentium Pentium Pentium Pentium-Pro Pentium-II Pentium-III Pentium-4 MCA EISA ISA PCI VLB asynchroniczną, wyposażoną w mechanizmy arbitrażu — nie ma sztywno ustalonego limitu przepustowości i w zależności od wersji magistrali oraz możliwości zainstalowa- nych kart rozszerzeń jej przepustowość może się znacznie zmieniać. Standard ISA EISA MCA VESA Local Bus PCI PCI-X PCI Express Przepustowość magistrali 8,33 MB/s 33 MB/s 20 MB/s 120 MB/s 132 MB/s do 1 GB/s do 8 GB/s EISA Jednym ze standardów, któremu udało się (przynajmniej na pewien czas) opanować rynek PC, było rozszerzenie EISA (Extended Industry Standard Architecture). Jego powstanie stanowiło istotny krok na drodze do wykorzystania pełnych możliwości procesorów 32-bi- towych. System ten znalazł zastosowanie głównie w sektorze serwerów sieciowych. Archi- tektura EISA była dosyć kosztowna ze względu na swoje skomplikowanie, wynikające z chęci zachowania możliwości współpracy z dotychczas stosowanymi peryferiami ISA. Kontroler magistrali musiał każdorazowo decydować, czy bieżącą operację można przeprowadzić w trybie 32-bitowym czy też należy symulować 16-bitowy tryb pracy. To samo dotyczyło kontrolera DMA. W razie potrzeby 32-bitowy kontroler DMA emulo- wał pracę swego 8-bitowego poprzednika. 78 Anatomia PC. Kompendium Mimo iż technologia ta nigdy nie należała do tanich, ogromna konkurencja na rynku pro- ducentów osprzętu EISA doprowadziła do istotnego spadku cen i pewnej popularyzacji systemu. Wytwórcy sprzętu standardu EISA reklamowali jego kompatybilność z kar- tami ISA. Spełnienie tego wymogu dawało posiadaczowi płyty głównej EISA i kart rozszerzeń ISA pewność, iż wszystko będzie doskonale współpracować (tyle tylko, że nic na tym nie zyskiwał). Dopiero wyposażenie płyty ze złączami EISA w karty standardu EISA udostępniało pełne możliwości systemu. W chwili obecnej trudno byłoby znaleźć producenta peryferiów z tym złączem, gdyż świat PC zdominowała magistrala PCI. Zmiany wprowadzone przez EISA w stosunku do ISA nie miały charakteru rewolucyj- nego, a raczej poważnej operacji kosmetycznej i dotyczyły obszarów wyszczególnionych w kolejnych punktach. Wieloprocesorowość Dowolny kontroler (procesor) umieszczony na jednej z kart rozszerzeń EISA ma nie- ograniczone możliwości s
Pobierz darmowy fragment (pdf)

Gdzie kupić całą publikację:

Anatomia PC. Kompendium. Wydanie II
Autor:

Opinie na temat publikacji:


Inne popularne pozycje z tej kategorii:


Czytaj również:


Prowadzisz stronę lub blog? Wstaw link do fragmentu tej książki i współpracuj z Cyfroteką: