Cyfroteka.pl

klikaj i czytaj online

Cyfro
Czytomierz
00290 009104 10486308 na godz. na dobę w sumie
Anatomia PC. Kompendium. Wydanie IV - książka
Anatomia PC. Kompendium. Wydanie IV - książka
Autor: Liczba stron: 464
Wydawca: Helion Język publikacji: polski
ISBN: 83-246-1120-7 Data wydania:
Lektor:
Kategoria: ebooki >> komputery i informatyka >> hardware >> optymalizacja wydajności
Porównaj ceny (książka, ebook, audiobook).

Odkryj wszystkie tajemnice komputera

'Anatomia PC. Kompendium. Wydanie IV' to kolejna edycja bestsellerowego podręcznika, zawierającego najaktualniejsze, wyczerpujące informacje w zakresie architektury współczesnych komputerów PC. Ta książka wprowadzi Cię w tajniki budowy poszczególnych elementów komputera - od zagadnień podstawowych, po najbardziej zaawansowane. Jest to więc lektura obowiązkowa serwisantów, administratorów sieci, projektantów urządzeń peryferyjnych, zaawansowanych programistów oraz wszystkich użytkowników komputerów, którzy chcieliby samodzielnie poradzić sobie z usterkami i rozbudową swojego peceta.

Książka 'Anatomia PC. Kompendium. Wydanie IV' stanowi kompletne źródło wiedzy, będące nieocenioną pomocą w przypadku jakichkolwiek problemów z Twoim sprzętem. Dowiesz się z niej wszystkiego o wewnętrznej strukturze poszczególnych komponentów komputera. Poznasz ich funkcje oraz mechanizmy działania, a także zrozumiesz wszelkie interakcje zachodzące pomiędzy nimi. Dzięki temu szybko zdiagnozujesz i usuniesz ewentualne usterki oraz optymalnie dobierzesz podzespoły do rozbudowy peceta. Staniesz się świadomym użytkownikiem nowoczesnych technologii, co pozwoli Ci wykorzystywać maksimum ich możliwości.

Poznaj fascynujące wnętrze swojego komputera!

Znajdź podobne książki Ostatnio czytane w tej kategorii

Darmowy fragment publikacji:

Anatomia PC. Kompendium. Wydanie IV Autor: Piotr Metzger ISBN: 978-83-246-1120-1 Format: A5, stron: 440 Odkryj wszystkie tajemnice komputera (cid:149) Na czym polega obs‡uga przerwaæ? (cid:149) Jakie s„ mechanizmy dostŒpu do pamiŒci konfiguracyjnej? (cid:149) Jak optymalnie wykorzysta(cid:230) powierzchniŒ dysku? (cid:132)Anatomia PC. Kompendium. Wydanie IV(cid:148) to kolejna edycja bestsellerowego podrŒcznika, zawieraj„cego najaktualniejsze, wyczerpuj„ce informacje w zakresie architektury wsp(cid:243)‡czesnych komputer(cid:243)w PC. Ta ksi„¿ka wprowadzi CiŒ w tajniki budowy poszczeg(cid:243)lnych element(cid:243)w komputera (cid:151) od zagadnieæ podstawowych, po najbardziej zaawansowane. Jest to wiŒc lektura obowi„zkowa serwisant(cid:243)w, administrator(cid:243)w sieci, projektant(cid:243)w urz„dzeæ peryferyjnych, zaawansowanych programist(cid:243)w oraz wszystkich u¿ytkownik(cid:243)w komputer(cid:243)w, kt(cid:243)rzy chcieliby samodzielnie poradzi(cid:230) sobie z usterkami i rozbudow„ swojego peceta. Ksi„¿ka (cid:132)Anatomia PC. Kompendium. Wydanie IV(cid:148) stanowi kompletne (cid:159)r(cid:243)d‡o wiedzy, bŒd„ce nieocenion„ pomoc„ w przypadku jakichkolwiek problem(cid:243)w z Twoim sprzŒtem. Dowiesz siŒ z niej wszystkiego o wewnŒtrznej strukturze poszczeg(cid:243)lnych komponent(cid:243)w komputera. Poznasz ich funkcje oraz mechanizmy dzia‡ania, a tak¿e zrozumiesz wszelkie interakcje zachodz„ce pomiŒdzy nimi. DziŒki temu szybko zdiagnozujesz i usuniesz ewentualne usterki oraz optymalnie dobierzesz podzespo‡y do rozbudowy peceta. Staniesz siŒ (cid:156)wiadomym u¿ytkownikiem nowoczesnych technologii, co pozwoli Ci wykorzystywa(cid:230) maksimum ich mo¿liwo(cid:156)ci. (cid:149) Mikroprocesory (cid:149) Architektury komputer(cid:243)w PC (cid:149) Uk‡ady pamiŒciowe (cid:149) Uk‡ady otoczenia procesora (cid:149) Kana‡ DMA (cid:149) Magistrale ISA, PCI i AGP, PCI-Express (cid:149) £„cza i r(cid:243)¿ne rodzaje pamiŒci (cid:149) Karty graficzne i d(cid:159)wiŒkowe (cid:149) Zasilacz (cid:149) BIOS i jego program konfiguracyjny Poznaj fascynuj„ce wnŒtrze swojego komputera! Wydawnictwo Helion ul. Ko(cid:156)ciuszki 1c 44-100 Gliwice tel. 032 230 98 63 e-mail: helion@helion.pl Spis treĈci Rozdziaä 1. Mikroprocesor ........................................................................11 Przetwarzanie rozkazów ..........................................................................................12 RISC i CISC .....................................................................................................12 Przetwarzanie potokowe ..................................................................................13 Techniki przyspieszania ...................................................................................15 DostĊp do pamiĊci ...................................................................................................15 Stronicowanie ...................................................................................................17 PamiĊci podrĊczne ...................................................................................................17 Topologie ..........................................................................................................20 Organizacja pamiĊci podrĊcznej ......................................................................21 Strategie ............................................................................................................22 PamiĊü niezaleĪna lub wspóádzielona ..............................................................23 Obsáuga przestrzeni adresowej I/O .........................................................................24 Funkcje kontrolne i sterujące ..................................................................................25 CzĊstotliwoĞü taktowania ........................................................................................26 Magistrala FSB: Intel .......................................................................................26 Magistrala FSB: AMD .....................................................................................27 Magistrala HT: AMD .......................................................................................27 MnoĪniki ...........................................................................................................27 Blokada mnoĪnika ............................................................................................27 CzĊstotliwoĞü taktowania mikroprocesora a pozostaáe magistrale ..................28 Zasilanie ...................................................................................................................28 Rozszerzenia ............................................................................................................30 MMX ................................................................................................................30 3DNow! ............................................................................................................33 SSE ...................................................................................................................34 SSE2 .................................................................................................................36 SSE3 .................................................................................................................37 SSSE3 ...............................................................................................................39 Hyper-Threading (HT) .....................................................................................39 Przetwarzanie 64-bitowe .........................................................................................41 Metoda firmy Intel: Itanium .............................................................................42 Metoda firmy AMD: Opteron ..........................................................................44 PrzyszáoĞü przetwarzania 64-bitowego ............................................................48 4 Anatomia PC. Kompendium Przykáady mikroprocesorów ....................................................................................49 Rodzina AMD K10 ..........................................................................................49 Rodzina Intel Core ............................................................................................54 Rozdziaä 2. Architektury komputerów PC ..................................................59 Model PC/XT ..........................................................................................................59 DostĊp do pamiĊci i przestrzeni wejĞcia-wyjĞcia ............................................60 Magistrala ISA 8-bitowa ..................................................................................64 Model AT ................................................................................................................66 Procesor 80286 .................................................................................................69 Magistrala ISA 16-bitowa ................................................................................70 Komputery z procesorami 386, 486 i Pentium .......................................................72 EISA .................................................................................................................74 MCA .................................................................................................................76 VESA ................................................................................................................78 PCI, PCI-X i PCI Express ................................................................................79 Rozdziaä 3. Ukäady pamiöciowe PC ...........................................................81 PamiĊci dynamiczne ................................................................................................82 Tryb konwencjonalny (Page Mode) .................................................................83 FPM (Fast Page Mode) ....................................................................................83 EDO (Extended Data Out) ...............................................................................84 SDRAM ............................................................................................................85 Moduáy pamiĊciowe ................................................................................................88 Moduáy SIMM-30 (SIP) ...................................................................................89 Moduáy SIMM PS/2 .........................................................................................90 Moduáy DIMM 168-pin ...................................................................................91 OdĞwieĪanie .............................................................................................................96 Wykrywanie báĊdów i ich korekcja .........................................................................98 BáĊdy powtarzalne (HE) ...................................................................................99 BáĊdy sporadyczne (SE) ...................................................................................99 Kontrola parzystoĞci .........................................................................................99 Kontrola ECC .................................................................................................100 Rozszerzenia PC-66, PC-100, PC-133 ..................................................................100 Oznaczenia moduáów DIMM ................................................................................101 Moduáy buforowane .......................................................................................102 DDR SDRAM ........................................................................................................102 DDR2 SDRAM .....................................................................................................108 Moduáy DIMM DDR2 ...................................................................................109 DDR3 SDRAM ..............................................................................................111 Moduáy DIMM DDR3 ...................................................................................111 Moduáy FB-DIMM .........................................................................................114 Porównanie parametrów pamiĊci ..........................................................................115 Systemy dwukanaáowe ...................................................................................116 Rozdziaä 4. Ukäady otoczenia procesora ..................................................119 Zakres funkcji ........................................................................................................119 Magistrala FSB ...............................................................................................122 Obsáuga pamiĊci operacyjnej i magistrali pamiĊciowej ................................125 Okno adresowe wejĞcia-wyjĞcia ....................................................................125 Ukáady wspóápracujące z magistralą GTL+ i AGTL+ .........................................126 Ukáady do obsáugi procesorów AMD ...................................................................137 Rodzina K7 .....................................................................................................139 Rodzina Hammer ............................................................................................139 Spis treĈci 5 WewnĊtrzne magistrale miĊdzyukáadowe .............................................................145 PCI ..................................................................................................................146 Hub-Interface/V-Link .....................................................................................147 RapidIO ..........................................................................................................147 HyperTransport (LDT) ...................................................................................149 DMI ................................................................................................................151 Rozdziaä 5. Magistrala PCI .....................................................................153 Gniazda magistrali PCI .........................................................................................162 Obsáuga przerwaĔ ..................................................................................................163 Przerwania zgáaszane komunikatem .....................................................................166 PamiĊü konfiguracyjna urządzeĔ PCI ...................................................................166 Identyfikator producenta (Vendor ID) ...........................................................167 Identyfikator urządzenia (Device ID) ............................................................167 Rejestr rozkazów (Command) ........................................................................168 Rejestr stanu (Status) ......................................................................................169 Numer wersji urządzenia (Revision ID) ........................................................170 Kod klasy urządzenia (Class Code) ...............................................................171 Rozmiar linii pamiĊci podrĊcznej (Cache Line Size) ....................................173 Minimalny czas transmisji (Latency Timer) ..................................................174 Typ nagáówka (Header Type) ........................................................................175 BIST (Build-in Self-test) ................................................................................175 Adres bazowy (Base Address Registers) .......................................................175 WskaĨnik CardBus CIS (CardBus CIS Pointer) ............................................177 Dodatkowy identyfikator producenta (Subsystem Vendor ID) i dodatkowy identyfikator urządzenia (Subsystem ID) .............................177 Adres bazowy rozszerzenia ROM (Expansion ROM Base Address) ............178 WskaĨnik do listy moĪliwoĞci (Capabilities Pointer) ........................................178 Linia IRQ (Interrupt Line) ..............................................................................179 Linia INT (Interrupt Pin) ................................................................................179 DáugoĞü transmisji (Min_Gnt) .......................................................................179 CzĊstoĞü (Max_Lat) .......................................................................................179 Mechanizmy dostĊpu do pamiĊci konfiguracyjnej ...............................................180 Pierwszy mechanizm dostĊpu do pamiĊci konfiguracyjnej ...........................180 Drugi mechanizm dostĊpu do pamiĊci konfiguracyjnej ................................181 PCI BIOS ........................................................................................................182 Autokonfiguracja urządzeĔ PCI ............................................................................182 Rozwój PCI i inne magistrale ................................................................................182 PCI-32/66 MHz i PCI-64 ...............................................................................183 PCI-X ..............................................................................................................184 PCI Express ....................................................................................................185 Rozdziaä 6. Kanaä DMA ...........................................................................191 Ukáad scalony 8237A ............................................................................................192 Tryby pracy kontrolera DMA ................................................................................194 Programowanie kontrolerów DMA .......................................................................196 Adresy portów kontrolerów DMA w komputerze IBM PC/XT ...........................197 „Sztuczne” porty komputera PC/XT ..............................................................197 Adresy portów kontrolerów DMA w komputerze IBM PC/AT ...........................198 „Sztuczne” porty komputera PC/AT ..............................................................199 Budowa rejestrów wewnĊtrznych .........................................................................200 Rejestr ĪądaĔ (port 009h w PC/XT, 009h i 0D2h w PC/AT) ........................200 Rejestr stanu (port 008h w PC/XT, 008h i 0D0h w PC/AT) .........................200 Rejestr rozkazów (port 008h w PC/XT, 008h i 0D0h w PC/AT) ..................200 Rejestr maski kanaáu (port 00Ah w PC/XT, 00Ah i 0D4h w PC/AT) ..........201 6 Anatomia PC. Kompendium Rejestr maskujący (port 00Fh w PC/XT, 00Fh i 0DEh w PC/AT) ...............202 Rejestr trybu (00Bh w PC/XT, 00Bh i 0D6h w PC/AT) ...............................202 Przebieg transmisji ................................................................................................203 Komputery IBM PC i PC/XT .........................................................................203 Komputer IBM PC/AT ...................................................................................204 Rozdziaä 7. System obsäugi przerwaþ sprzötowych ...................................207 Ukáad scalony 8259A (PIC) ..................................................................................209 Cykl przyjĊcia zgáoszenia ......................................................................................210 Kaskadowe áączenie kontrolerów przerwaĔ ..........................................................211 Fazy obsáugi przerwaĔ pochodzących od ukáadu Slave .....................................213 Programowanie kontrolera przerwaĔ ....................................................................214 Inicjowanie pracy ukáadu ...............................................................................214 Polling ....................................................................................................................218 Przerwanie niemaskowalne (NMI) ........................................................................218 Obsáuga przerwaĔ pochodzących z magistral ISA, PCI i AGP ............................219 Kontroler APIC .....................................................................................................223 Strona sprzĊtowa ............................................................................................223 Obsáuga APIC przez OS .................................................................................226 Przerwania zgáaszane komunikatem .....................................................................230 Rozdziaä 8. Obsäuga dysku twardego .......................................................233 Budowa kontrolera ................................................................................................233 Fizyczna organizacja danych i formatowanie .......................................................234 Formatowanie niskiego poziomu ...................................................................234 Formatowanie wysokiego poziomu ...............................................................235 Wykrywanie i korekcja báĊdów .............................................................................235 Standard AT-BUS .................................................................................................238 Záącze fizyczne ...............................................................................................240 DostĊp CPU do dysku AT-BUS .....................................................................243 Rozszerzenia standardu pierwotnego ....................................................................244 Wzrost pojemnoĞci dysków ...................................................................................246 Ograniczenia pojemnoĞci dysków twardych .................................................247 Obsáuga duĪych dysków .................................................................................247 Podnoszenie pasma przepustowego magistrali .....................................................248 Tryby PIO .......................................................................................................249 Tryby DMA ....................................................................................................250 Tryb Ultra DMA/33 .......................................................................................251 Tryb Ultra DMA/66 .......................................................................................255 Tryby Ultra ATA/100 i Ultra ATA/133 .........................................................257 Blok informacyjny .................................................................................................257 Realizacja rozkazu Identify Device ...............................................................258 Lista rozkazów .......................................................................................................258 Funkcje oszczĊdnoĞciowe .....................................................................................259 System PM ......................................................................................................259 System APM ...................................................................................................261 Serial ATA .............................................................................................................262 Cechy Serial ATA ..........................................................................................263 Tryb kompatybilnoĞci i natywny ...................................................................265 Wykorzystanie powierzchni dyskowej .................................................................266 Proces áadowania systemu operacyjnego .......................................................266 MBR i tablica partycji ....................................................................................267 System danych i FSBR ...................................................................................269 Spis treĈci 7 Rozdziaä 9. Karty graficzne .....................................................................273 Przegląd kart graficznych ......................................................................................273 Standard VESA .....................................................................................................275 Funkcje BIOS-u obsáugujące karty graficzne .......................................................277 PamiĊü lokalna akceleratorów 2D i 3D .................................................................277 PamiĊü obrazu ................................................................................................278 Bufor Z/W ......................................................................................................279 PamiĊü tekstur ................................................................................................281 Rozmiar pamiĊci i organizacja .......................................................................283 Rodzaje pamiĊci kart graficznych ..................................................................285 TurboCache i HyperMemory .........................................................................288 RAM-DAC ............................................................................................................288 Dopasowanie monitora do karty ...........................................................................291 Parametry karty ..............................................................................................291 JakoĞü monitora ..............................................................................................293 Monitory ciekáokrystaliczne ...........................................................................295 Kanaá informacyjny VESA DDC ...................................................................297 Záącza cyfrowe ......................................................................................................298 TMDS .............................................................................................................299 P D (EVC) ....................................................................................................300 DFP .................................................................................................................300 DVI .................................................................................................................300 HDMI .............................................................................................................303 Rozdziaä 10.Magistrala AGP ....................................................................305 Architektura komputera z magistralą AGP ...........................................................305 Sygnaáy magistrali AGP ........................................................................................312 Szyna adresów i danych .................................................................................312 Sygnaáy PCI ....................................................................................................312 Sygnaáy kontroli przepáywu ...........................................................................313 Sygnaáy obsáugi ĪądaĔ AGP ...........................................................................313 Linie statusowe ...............................................................................................314 Sygnaáy kluczujące .........................................................................................314 Sygnaáy USB ..................................................................................................314 System zarządzania zuĪyciem energii ............................................................315 Sygnaáy specjalne ...........................................................................................315 Linie zasilające ...............................................................................................315 AGP w teorii ..........................................................................................................315 Kolejkowanie ..................................................................................................316 Magistrala SBA ..............................................................................................318 GART .............................................................................................................319 DIME ..............................................................................................................319 AGP PRO ..............................................................................................................321 AGP 3.0 .................................................................................................................324 Pasmo przepustowe ........................................................................................324 Poziomy napiĊü ..............................................................................................324 Nowe sygnaáy i przedefiniowania ..................................................................325 Sygnaáy zegarowe ...........................................................................................325 Transakcje .......................................................................................................327 Pobór prądu ....................................................................................................328 ZgodnoĞü w dóá ..............................................................................................328 PrzyszáoĞü AGP .....................................................................................................329 8 Anatomia PC. Kompendium Rozdziaä 11.ãñcze szeregowe ..................................................................331 Asynchroniczna transmisja szeregowa .................................................................331 Ukáad scalony 8250 ...............................................................................................333 Interfejs RS-232C ..................................................................................................336 Tryb simpleksowy ..........................................................................................339 Tryb póádupleksowy .......................................................................................339 Tryb dupleksowy ............................................................................................339 BezpoĞrednie programowanie rejestrów UART ...................................................341 Przerwania generowane przez áącze szeregowe ............................................343 PrĊdkoĞü transmisji .........................................................................................346 Sygnaáy sterujące ............................................................................................346 Rozdziaä 12.ãñcze równolegäe ..................................................................349 Terminologia programu konfiguracyjnego BIOS-u ..............................................351 Tryby podstawowe ................................................................................................352 Tryb standardowy ...........................................................................................352 Tryb póábajtowy .............................................................................................359 Tryb bajtowy (PS/2) .......................................................................................359 Tryb EPP ........................................................................................................360 Tryb ECP ........................................................................................................363 Realizacja portu równolegáego w ramach architektury PC ...................................368 Ogólne zastosowanie áącza równolegáego ............................................................370 Rozdziaä 13.Zäñcze USB ..........................................................................373 Specyfikacja ...........................................................................................................373 Topologia ...............................................................................................................374 Okablowanie ..........................................................................................................376 Protokóá .................................................................................................................378 Pakiety ...................................................................................................................380 Sterowanie w trybach LS/FS (USB 1.1) ...............................................................381 Sterowanie w trybie HS (USB 2.0) .......................................................................383 Urządzenia USB ....................................................................................................386 Klawiatury ......................................................................................................386 Myszy .............................................................................................................387 Kontrolery gier ...............................................................................................387 Dyski twarde ...................................................................................................388 Moduáy pamiĊci Flash EEPROM ...................................................................388 NapĊdy optyczne ............................................................................................389 Czytniki kart pamiĊci i aparaty cyfrowe ........................................................389 Skanery ...........................................................................................................389 Drukarki ..........................................................................................................390 Sieci komputerowe .........................................................................................390 USB 3.0 .................................................................................................................391 Rozdziaä 14.Karta dĒwiökowa ..................................................................393 Synteza FM ............................................................................................................394 Synteza WaveTable ...............................................................................................399 Digitalizacja i obróbka cyfrowa (DSP) .................................................................403 Przetworniki ADC i DAC ..............................................................................404 Standard MIDI .......................................................................................................406 Protokóá MIDI ................................................................................................407 MIDI a sprzĊt ..................................................................................................409 Wyprowadzenia zewnĊtrzne ..................................................................................410 Sygnaáy analogowe i mikser ..........................................................................410 Sygnaáy cyfrowe .............................................................................................411 Spis treĈci 9 Wykorzystanie zasobów systemowych .................................................................413 „Sound on Board” wedáug specyfikacji AC’97 ....................................................415 Schemat blokowy systemu AC’97 .................................................................416 Intel High Definition Audio ..................................................................................418 Rozdziaä 15.Zasilacz ...............................................................................421 Zasilacz standardu ATX ........................................................................................423 Specyfikacja ATX/ATX12V .................................................................................426 Záącze zasilające PCI Express ...............................................................................429 Dobór zasilacza ......................................................................................................429 Zasilacze duĪej mocy ............................................................................................431 ATXGES (AMD) ...........................................................................................432 EPS12V (Intel) ...............................................................................................432 Rozdziaä 16.BIOS i jego program konfiguracyjny .......................................435 Organizacja systemu bezpieczeĔstwa ...................................................................436 MoĪliwoĞci omijania systemu bezpieczeĔstwa .............................................437 System ochrony przed wirusami atakującymi boot-sektor ...................................441 System áadowania wartoĞci predefiniowanych .....................................................441 Mechanizm opuszczania programu konfiguracyjnego .........................................442 Ogólna konstrukcja blokowa .................................................................................442 Programy pseudokonfiguracyjne BIOS-u .............................................................443 Nowe trendy w programach BIOS ........................................................................443 Obrazki w BIOS-ie .........................................................................................444 Podwójny BIOS ..............................................................................................444 POST on Board ..............................................................................................445 Voice Diagnostic ............................................................................................445 Auto-Overclocking .........................................................................................445 Skorowidz ............................................................................447 Rozdziaä 2. Architektury komputerów PC Architektura komputerów PC przeszáa dáugą drogĊ rozwoju, a patrząc z dzisiejszej per- spektywy, wydaje siĊ, iĪ nigdy nie bĊdzie miaá on koĔca. MoĪe wáaĞnie dziĊki zdolnoĞci do adaptacji i wiecznej gotowoĞci do wszelkich zmian przetrwaáa w swych ogólnych zary- sach do dnia dzisiejszego. Wyniki prac badawczo-rozwojowych nad optymalizacją archi- tektury stanowią przy okazji jeden z gáównych czynników wpáywających na rozwój wielu dziedzin pokrewnych. Model PC/XT BĊdący pierwowzorem dla modelu XT mikrokomputer IBM PC byá konstrukcją oĞmiobi- tową. Dzisiaj ma on znaczenie wyáącznie historyczne, tak iĪ w zasadzie nie powinniĞmy siĊ nim wiĊcej zajmowaü. Mimo to wiele rozwiązaĔ przyjĊtych w modelu XT nie róĪni siĊ w sposób istotny od stosowanych po dzieĔ dzisiejszy w najnowszych modelach PC/AT. Proces Ğledzenia etapów rozwojowych w tej dziedzinie rozpoczniemy wiĊc od modelu XT. W komputerach tej rodziny instalowano procesory 8086 i 8088 (w oryginalnym IBM PC/XT zastosowano procesor 8088; niektóre konstrukcje kompatybilne uzyskiwaáy wiĊkszą prĊdkoĞü przetwarzania dziĊki zastosowaniu w peáni 16-bitowego ukáadu 8086). W zakre- sie zestawu rozkazów i trybów adresowania oba ukáady są w peáni zgodne. Oba przetwa- rzają dane 16-bitowe, a róĪnica tkwi w szerokoĞci magistrali danych wyprowadzanej na zewnątrz ukáadu. Procesor 8088 wyprowadza jedynie osiem bitów, chociaĪ operuje na szesnastu. KaĪda operacja dostĊpu do dwubajtowego sáowa wykonywana jest w dwóch etapach. Przykáadowe polecenie przesáania 16-bitowego sáowa z pamiĊci do akumulatora AX rozpisywane jest przez sprzĊt w niewidoczny dla oprogramowania sposób na dwie elementarne operacje jednobajtowe. Dokonywane są one na rejestrach AH i AL i to nie- zaleĪnie od tego, czy dotyczą one parzystego czy nieparzystego adresu w pamiĊci. 60 Anatomia PC. Kompendium NastĊpną róĪnicĊ w stosunku do procesora 8086 stanowi zredukowana do 4 bajtów dáu- goĞü kolejki rozkazów. Kolejka ta jest uzupeániana jednoczeĞnie z wykonywaniem rozkazu (jeĞli aktualnie wykonywany rozkaz nie wymaga dostĊpu do magistrali) juĪ przy ubytku jednego bajta (dla porównania, w 8086 począwszy od dwóch bajtów). Czas dostĊpu do bajtu pamiĊci wynosi cztery cykle zegarowe. MoĪe siĊ wiĊc zdarzyü, Īe kolejka wypeániona rozkazami nie wymagającymi argumentów pobieranych z pamiĊci (na przykáad clc, ror, sti) wyczerpie siĊ szybciej niĪ nastąpi jej uzupeánienie. Stanowi to dodatkowe ograni- czenie w pracy procesora. Dostöp do pamiöci i przestrzeni wejĈcia-wyjĈcia Procesory serii 80x86 mogą obsáugiwaü dwie niezaleĪne fizyczne przestrzenie adresowe. Obie z nich adresowane są poprzez tĊ samą systemową magistralĊ adresową, a wymiana danych miĊdzy nimi a procesorem przebiega tą samą magistralą danych. Pierwszy z omawianych obszarów stanowi pamiĊü operacyjną. MoĪna siĊ do niego odwo- áywaü, uĪywając przykáadowo rozkazu mov x,y (gdzie x i y mogą okreĞlaü adres w pamiĊci lub jeden z rejestrów procesora). Drugi obszar okreĞlany jest mianem przestrzeni wej- Ğcia-wyjĞcia (I/O, Input/Output). MoĪna siĊ zwracaü do niego za pomocą rozkazów in a,port i out port,a. port symbolizuje lokalizacjĊ w przestrzeni adresowej wejĞcia-wyjĞcia, zaĞ a jest akumulatorem, czyli jednym z rejestrów procesora. Rozkazy z grupy mov dopusz- czają uĪycie jako argumentu w zasadzie dowolnego rejestru procesora (z niewielkimi wy- jątkami, na przykáad niedozwolone są przesáania pomiĊdzy rejestrami segmentowymi). W przeciwieĔstwie do nich, rozkazy in i out akceptują wyáącznie akumulator — AX dla portów 16-bitowych lub AL dla portów 8-bitowych. O tym, który z tych dwóch obszarów zostanie wybrany i jaki bĊdzie kierunek przekazywania informacji (do czy od CPU), decydują sygnaáy systemowej magistrali sterującej: IOWC — zapis do przestrzeni wejĞcia-wyjĞcia, IORC — odczyt z przestrzeni wejĞcia-wyjĞcia, MRDC — odczyt z pamiĊci, MWDC — zapis do pamiĊci. 20 linii adresowych procesora 8086 umoĪliwia dostĊp do przestrzeni adresowej o wielkoĞci 1 MB. Zastosowany w 8086 mechanizm adresowania wykorzystuje tzw. segmentacjĊ. 20-bitowy adres fizyczny skáada siĊ z 16-bitowego adresu segmentu (Segment Address) zapisanego w jednym z rejestrów segmentowych procesora (CS, DS, ES lub SS) i 16-bito- wego przemieszczenia wewnątrz segmentu (Offset Address) zapisanego w jednym z pozo- staáych rejestrów1. 1 Nie wszystkie rejestry procesora 8086 mogą byü uĪyte do adresowania pamiĊci. Nie da siĊ w tym celu wykorzystaü rejestrów AX, CX i DX. Rozdziaä 2. i Architektury komputerów PC 61 BezpoĞrednią konsekwencją przyjĊtego sposobu adresowania jest logiczny podziaá pamiĊci na segmenty o wielkoĞci do 65536 bajtów, natomiast najistotniejszą konsekwencją poĞred- nią — moĪliwoĞü relokacji kodu z dokáadnoĞcią do 16 bajtów (minimalna róĪnica pomiĊ- dzy początkami dwóch róĪnych segmentów). Sposób tworzenia adresu fizycznego na pod- stawie zapisanego w odpowiednich rejestrach adresu logicznego (w postaci segment:offset) przedstawia rysunek 2.1. Rysunek 2.1. Sposób tworzenia adresu fizycznego Procesor 8086 moĪe zaadresowaü 65 536 portów jednobajtowych lub 32 768 portów dwu- bajtowych (albo ich kombinacjĊ nie przekraczającą áącznie rozmiarów segmentu, tj. 64 KB). Ukáady dekoderów adresowych páyty gáównej ograniczają jednak ten obszar do 1024 baj- tów, tj. adresów 000h – 3FFh, przy zachowaniu moĪliwoĞci koegzystencji portów 8- i 16-bi- towych. Porty przestrzeni adresowej wejĞcia-wyjĞcia stanowią swego rodzaju bramy, przez które procesor widzi rejestry wewnĊtrzne róĪnych urządzeĔ. Urządzenia te są na ogóá wyspe- cjalizowanymi sterownikami zawierającymi mniej lub bardziej rozbudowaną listĊ pole- ceĔ przyjmowanych przez jeden z portów. Stan, w jakim znajduje siĊ dany sterownik, obrazowany jest zwykle poprzez zawartoĞü tzw. rejestru statusowego (dostĊpnego teĪ przez jeden z portów). RównieĪ sam transport danych do i z urządzenia moĪe odbywaü siĊ poprzez porty, ale mechanizm ten nie jest zbyt wydajny. Procesor uzyskuje dziĊki temu moĪliwoĞü programowania róĪnych ukáadów peryferyjnych za pomocą instrukcji out. Jest równieĪ moĪliwe sprawdzanie stanu urządzenia przez pobranie zawartoĞci jego rejestru statusowego instrukcją in. Pozostaäe elementy architektury XT Centralnym punktem tego komputera byá oczywiĞcie procesor 8086 lub 8088. Páyta gáówna XT byáa przystosowana do instalacji koprocesora arytmetycznego 8087. W niektórych póĨniejszych modelach PC/XT stosowane byáy procesory V20 i V30 firmy NEC, bĊdące rozbudowanymi wersjami 8088 i 8086. Gáówny zegar taktujący (4,77 MHz) wykorzystywaá sygnaá 14,3181 MHz generowany w ukáadzie 8284 (po podziale przez 3). Nowsze modele XT odbiegaáy od tego rozwiązania i korzystaáy z bezpoĞredniego generatora o czĊstotliwoĞci siĊgającej 12 MHz. Wszystkie 62 Anatomia PC. Kompendium pozostaáe elementy páyty gáównej XT kontaktują siĊ z procesorem poprzez magistrale przedstawione na rysunku 2.2: Rysunek 2.2. Schemat blokowy komputera XT  MagistralĊ lokalną, obejmującą 16-bitową szynĊ danych i 20-bitową szynĊ adresową procesora 8086.  MagistralĊ systemową, sprzĊĪoną z magistralą lokalną poprzez rejestry zatrzaskowe sterowane sygnaáem ALE. Wszystkie 20 bitów adresu oraz 8 bitów systemowej magistrali danych wyprowadzone są do gniazd rozszerzających. Magistrala systemowa dostarcza teĪ zestawy sygnaáów sterujących, takich jak ~IOR, ~IOW, ~MEMR, ~MEMW, IRQn, DRQn, ~DACKn itd.  MagistralĊ X, komunikującą siĊ z pamiĊcią ROM zawierającą systemowy BIOS (ale nie z rozszerzeniami BIOS na kartach) oraz z portami ukáadów na páycie gáównej.  MagistralĊ pamiĊciową, która áączy szyny systemowe z obwodami pamiĊci dynamicznej poprzez ukáady adresowania wierszy i kolumn pamiĊci.  MagistralĊ zewnĊtrzną, która stanowi wyprowadzenie 20-bitowej systemowej szyny adresowej, 8-bitowej szyny danych i wiĊkszoĞci sygnaáów systemowej szyny sterującej. PowyĪsze magistrale áączą procesor z nastĊpującymi elementami:  RAM — dynamiczną pamiĊcią operacyjną;  ROM — pamiĊcią staáą zawierającą procedury inicjalizujące (wykonywane w momencie wáączenia komputera) oraz BIOS (Basic Input/Output System), stanowiący zestaw podstawowych procedur obsáugi urządzeĔ wejĞcia i wyjĞcia; Rozdziaä 2. i Architektury komputerów PC 63  8259A — 8-kanaáowym kontrolerem przerwaĔ sprzĊtowych2 o nastĊpującym przyporządkowaniu: Linia IRQ Wektor(A) Urzñdzenie 0 1 2 3 4 5 6 7 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh Zegar systemowy (kanaá 0 generatora 8253) Klawiatura Zarezerwowane COM2 COM1 Kontroler dysku twardego Kontroler napĊdu dysków elastycznych LPT1 (A) Wektor oznacza numer indeksu wskazującego adres procedury obsáugi danego przerwania umieszczony w tzw. tablicy wektorów przerwaĔ. Tablica ta znajduje siĊ w pamiĊci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentujące kolejne adresy.  8253 — programowanym ukáadem czasowym zawierającym trzy niezaleĪne liczniki o nastĊpującym przyporządkowaniu: Licznik Przeznaczenie 0 1 2 Implementacja zegara systemowego poprzez okresowe wywoáywanie IRQ0 OdĞwieĪanie pamiĊci Obsáuga gáoĞnika  8237A — kontrolerem DMA (Direct Memory Access), który implementuje wirtualny kanaá áączący ukáady wejĞcia-wyjĞcia z pamiĊcią i pracuje bez udziaáu procesora. Ukáad dysponuje czterema kanaáami: Kanaä Przeznaczenie 0 1 2 3 Ukáad odĞwieĪania pamiĊci àącze synchroniczne SDLC (Synchronous Data Link Control — standard áącza synchronicznego firmy IBM) Kontroler napĊdu dysków elastycznych Kontroler dysku twardego 2 Do grupy przerwaĔ sprzĊtowych naleĪy równieĪ przerwanie niemaskowalne (NMI), chociaĪ nie jest ono obsáugiwane przez Īaden z kontrolerów 8259A. 64 Anatomia PC. Kompendium  8255 — programowanym interfejsem PPI (Programmable Peripheral Interface), obsáugującym nastĊpujące urządzenia:  klawiaturĊ,  przeáączniki pamiĊci konfiguracji (Configuration Switches),  wáączanie i wyáączanie gáoĞnika,  sterowanie napĊdem pamiĊci kasetowej. WiĊkszoĞü elementów architektury XT zlokalizowanych jest na páycie gáównej, a niektóre umieszczone są na kartach rozszerzeĔ (sterowniki dysków, áączy szeregowych i równole- gáych). Wszystkie ukáady mają ĞciĞle okreĞlone obszary adresowe w przestrzeni wejĞcia- -wyjĞcia, w której widoczne są ich rejestry sterujące. Magistrala ISA 8-bitowa ZewnĊtrzna magistrala architektury PC/XT jest oĞmiobitowa. Komputery tej klasy wypo- saĪane byáy w umieszczone na páycie gáównej 62-koĔcówkowe gniazda rozszerzające (Expansion Slots) (rysunek 2.3). Liczba tych gniazd nie byáa jednoznacznie okreĞlona i zaleĪaáa od modelu páyty; standardowym rozwiązaniem przyjĊtym w modelu IBM PC/XT byá montaĪ 8 gniazd na karty rozszerzające. W gniazdach tych moĪna byáo umieszczaü karty 8-bitowe (tzw. krótkie), charakteryzujące siĊ pojedynczym záączem grzebieniowym. Rysunek 2.3. Gniazdo 8-bitowej magistrali zewnĊtrznej Rozdziaä 2. i Architektury komputerów PC 65 Teoretycznie jest caákowicie obojĊtne, w którym z gniazd umieszczona zostaáa dana karta, bowiem wszystkie wyprowadzenia poáączone byáy równolegle (wyjątek stanowiáo záącze J8 w starszych modelach XT). Niektóre karty umieszczone zbyt blisko siebie mogáy wza- jemnie zakáócaü swoją pracĊ. Uwaga ta nie straciáa aktualnoĞci do dnia dzisiejszego, chociaĪ odnosi siĊ obecnie raczej do magistrali PCI. Krótki opis sygnaáów 8-bitowej magistrali ISA przedstawia poniĪsze zestawienie: ±5 V, ±12 V Komplet napiĊü zasilających, z których mogą korzystaü karty rozszerzeĔ. GND OSC IRQ2 – IRQ7 Masa zasilania. Sygnaá zegara systemowego 14,318180 MHz; ten sam sygnaá, po podzieleniu czĊstotliwoĞci przez 3, otrzymuje procesor. Interrupt Request — linie zgáoszeĔ przerwaĔ sprzĊtowych. Kanaáy 0 (zegar systemowy) i 1 (klawiatura) obsáugują urządzenia zainstalowane na páycie gáównej, tak wiĊc nie zostaáy wyprowadzone. DRQ1 – DRQ3 DMA Request — linie zgáoszeĔ Īądania przydziaáu kanaáu 1, 2 lub 3 DMA. Kanaá 0 DMA jest juĪ zajĊty (obsáuguje odĞwieĪanie pamiĊci), nie zostaá wiĊc wyprowadzony. ~DACK1 – – ~DACK3 DMA Acknowledge — odpowiadające liniom DRQn linie potwierdzenia przyjĊcia Īądania obsáugi kanaáem DMA. ~DACK0 ~IOR ~IOW ~MEMR ~MEMW Sygnaá, który moĪe byü wykorzystany przez karty posiadające wáasną pamiĊü dynamiczną do jej odĞwieĪania. Pojawia siĊ on równolegle z odbywającymi siĊ z udziaáem kanaáu 0 DMA cyklami odĞwieĪania pamiĊci na páycie gáównej. I/O Read — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA Īądania dostĊpu do przestrzeni adresowej wejĞcia-wyjĞcia w celu odczytu. I/O Write — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA Īądania dostĊpu do przestrzeni adresowej wejĞcia-wyjĞcia w celu zapisu. Memory Read — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA Īądania dostĊpu do przestrzeni adresowej pamiĊci w celu odczytu. Memory Write — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA Īądania dostĊpu do przestrzeni adresowej pamiĊci w celu zapisu. RESET Przekazuje kartom rozszerzeĔ sygnaá generowany na páycie po naciĞniĊciu przycisku RESET. 66 Anatomia PC. Kompendium A0 – A19 20-bitowa magistrala adresowa komputera. Stan linii A0 – A19 odzwierciedla stan wyprowadzeĔ A0 – A19 procesora 8086/8088 lub jest wytwarzany przez ukáad kontrolera DMA. D7 – D0 Dwukierunkowa, oĞmiobitowa magistrala danych. ALE I/O CHRDY ~I/O CHK AEN T/C Address Latch Enable — sygnaá wytwarzany przez kontroler magistrali 8288; informuje o ustabilizowaniu adresu na magistrali adresowej, co jest jednoczeĞnie poleceniem dla ukáadów kart rozszerzeĔ, Īe naleĪy podjąü dekodowanie adresu i próbĊ „dopasowania go” do wáasnej przestrzeni adresowej. I/O Channel Ready — poziom sygnaáu na tej linii sprawdzany jest przez procesor lub kontroler DMA w kaĪdym cyklu dostĊpu do urządzeĔ wejĞcia-wyjĞcia. Powolne ukáady peryferyjne mogą w ten sposób sygnalizowaü koniecznoĞü wprowadzenia przez urządzenie Īądające dostĊpu (tj. procesor lub kontroler DMA) tzw. cykli oczekiwania, czyli dodatkowych, „pustych” cykli zegarowych (Wait States) w oczekiwaniu na dane. Poziom logicznej 1 oznacza gotowoĞü urządzenia, logiczne 0 wymusza oczekiwanie. I/O Channel Check — ukáady zamontowane na kartach rozszerzeĔ mogą tą drogą zgáaszaü páycie gáównej swoje niedomagania wykluczające je z dalszej pracy. Sygnaá aktywny (tj. zero logiczne) powoduje wygenerowanie przerwania 2 (INT 2), a wiĊc uruchomienie takiej samej akcji, jak w przypadku báĊdu parzystoĞci pamiĊci na páycie (wyĞwietlenie odpowiedniego komunikatu i zatrzymanie systemu). Wysoki poziom logiczny na tej linii oznacza, Īe kontroler DMA przejąá kontrolĊ nad magistralami systemowymi (koĔcówki procesora znajdują siĊ w stanie wysokiej impedancji). Terminal Count — sygnaá generowany przez kontroler DMA. Wskazuje na zakoĔczenie cyklu dostĊpu DMA (wykonanie zaprogramowanej liczby transmisji). Karty rozszerzeĔ są niezmiernie waĪnym elementem architektury komputera. Zapewniają one w zasadzie nieograniczoną elastycznoĞü w projektowaniu urządzeĔ peryferyjnych, które z punktu widzenia oprogramowania bĊdą siĊ zachowywaáy tak, jak gdyby znajdo- waáy siĊ na páycie gáównej. Model AT Na páycie gáównej komputerów AT moĪna byáo znaleĨü oprócz procesora juĪ tylko kilka ukáadów scalonych wysokiej skali integracji. Nie oznaczaáo to bynajmniej, Īe nastąpiáy jakieĞ gruntowne zmiany w stosunku do architektury pierwowzoru, w którym moĪna byáo Rozdziaä 2. i Architektury komputerów PC 67 jednoznacznie zlokalizowaü wszystkie charakterystyczne ukáady scalone. PodwyĪszenie skali integracji byáo zabiegiem technologicznym i nie naruszaáo w Īaden sposób peánej zgodnoĞci funkcjonalnej elementów systemu. W modelu AT wprowadzono oczywiĞcie pewne unowoczeĞnienia — inaczej nie moĪna by przecieĪ mówiü o nowym modelu. Oto ogólna sylwetka architektury AT, okreĞlanej teĪ mianem ISA (Industry Standard Architecture):  Procesor otrzymuje sygnaá taktujący z ukáadu 82284, bĊdącego nastĊpcą 8284 (stosowanego z procesorami 8086/8088). Procesory 80286 w pierwszych modelach AT taktowane byáy sygnaáem 6 MHz. PóĨniej na rynku znalazáy siĊ ukáady scalone 80286 produkcji firmy Harris, dające siĊ taktowaü zegarem 25 MHz. Do wyĪszej czĊstotliwoĞci zegarowej musiaáy zostaü przystosowane równieĪ inne elementy architektury, a nie tylko sam procesor.  24-bitowa magistrala adresowa komputera AT pokrywa przestrzeĔ adresową do 16 MB, co jednak wymaga oprogramowania wykorzystującego tzw. chroniony tryb pracy procesora (Protected Mode). W zgodnym z 8086/8088 trybie rzeczywistym (Real Mode) wykorzystanych jest tylko 20 linii adresowych.  Do wspóápracy z ukáadem 80286 przewidziano koprocesor arytmetyczny 80287, dla którego zamontowano dodatkową podstawkĊ na páycie gáównej.  W modelu AT moĪemy wyróĪniü nastĊpujące magistrale:  MagistralĊ lokalną (24 linie adresowe i 16 linii danych) poáączoną bezpoĞrednio z procesorem.  Poprzez zastosowanie rejestrów zatrzaskowych uzyskuje siĊ ustabilizowaną magistralĊ systemową. Stanowi ona kopiĊ czĊĞci magistrali lokalnej (kompletna szyna danych plus linie adresowe A0 – A19).  Magistrala X obsáuguje komunikacjĊ z ROM-BIOS oraz z portami ukáadów umieszczonych na páycie gáównej (ale nie z rozszerzeniami BIOS na kartach).  Linie magistrali systemowej z obwodami pamiĊci dynamicznej (poprzez ukáady adresowania wierszy i kolumn pamiĊci) áączy magistrala pamiĊciowa.  Magistrala L wyprowadza linie A17 – A23 magistrali lokalnej do gniazd rozszerzających (tj. magistrali zewnĊtrznej).  Magistrala zewnĊtrzna, która stanowi wyprowadzenie 24-bitowej systemowej szyny adresowej, 16-bitowej szyny danych i wiĊkszoĞci sygnaáów systemowej szyny sterującej. Jedynymi ukáadami mogącymi przejąü peáną kontrolĊ nad magistralami systemowymi (tzn. inicjowaü transmisjĊ i decydowaü o jej kierunku) są procesor i kontroler DMA. Przy- wileju tego nie ma Īaden inny procesor zamontowany na karcie rozszerzeĔ. Magistrala zewnĊtrzna wyprowadza co prawda sygnaá ~MASTER, ale procedura przejĊcia sterowania rozpoczyna siĊ od wymiany sygnaáów uzgodnienia z kontrolerem DMA, który to dopiero odáącza procesor systemowy od magistral. 68 Anatomia PC. Kompendium  Dla zwiĊkszenia liczby kanaáów IRQ (linii przyjmujących zgáoszenia przerwaĔ sprzĊtowych) wprowadzony zostaá drugi ukáad 8259A (Slave). Jest on podáączony do jednego z wejĞü ukáadu gáównego (Master). Komputer AT dysponuje dziĊki temu 15 kanaáami IRQ o nastĊpującym przyporządkowaniu: Linia IRQ Wektor(A) Urzñdzenie 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh 70h 71h 72h 73h 74h 75h 76h 77h Zegar systemowy Klawiatura WyjĞcie kaskadowe do ukáadu Slave COM2 COM1 LPT2 Kontroler napĊdu dysków elastycznych LPT1 Zegar czasu rzeczywistego Wywoáuje przerwanie IRQ2 Zarezerwowane Zarezerwowane Zarezerwowane Koprocesor arytmetyczny Kontroler dysku twardego Zarezerwowane (A) Wektor oznacza numer indeksu wskazującego adres procedury obsáugi danego przerwania umieszczony w tzw. tablicy wektorów przerwaĔ. Tablica ta znajduje siĊ w pamiĊci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentujące kolejne adresy. Do grupy przerwaĔ sprzĊtowych naleĪy teĪ przerwanie niemaskowalne (NMI), które nie jest jednak obsáugiwane przez Īaden z kontrolerów 8259A.  System DMA takĪe otrzymaá dodatkowe wsparcie w postaci drugiego ukáadu scalonego 8237A zainstalowanego dla potrzeb transmisji 16-bitowych. Kanaáy DMA zostaáy przydzielone w nastĊpujący sposób: Kanaä SzerokoĈè w bitach Przeznaczenie 0 1 2 3 4 5 8 8 8 8 – 16 Zarezerwowany Ukáad transmisji synchronicznej SDLC Kontroler napĊdu dysków elastycznych Zarezerwowany Kaskada Zarezerwowany Rozdziaä 2. i Architektury komputerów PC 69 Kanaä SzerokoĈè w bitach Przeznaczenie 6 7 16 16 Zarezerwowany Zarezerwowany  Programowalny ukáad czasowy 8253 zostaá zastąpiony unowoczeĞnionym modelem 8254, którego trzy niezaleĪne kanaáy obsáugują nastĊpujące urządzenia: Kanaä Przeznaczenie 0 1 2 Generacja sygnaáu IRQ0 (zegar systemowy) OdĞwieĪanie pamiĊci Obsáuga gáoĞnika  Zrezygnowano z usáug wiĊkszoĞci mikroprzeáączników (DIP) dla ustalania parametrów konfiguracyjnych systemu. Ich miejsce zajĊáa podtrzymywana bateryjnie pamiĊü CMOS (ukáad scalony MC146818). Przy okazji tych zmian wprowadzony zostaá zegar czasu rzeczywistego, pracujący równieĪ przy wyáączonym komputerze (podtrzymywanie bateryjne). W modelu XT zegar pracowaá tylko od wáączenia do wyáączenia komputera.  Magistrala zewnĊtrzna otrzymaáa dostĊp do wszystkich 16 bitów systemowej szyny danych oraz wzbogacona zostaáa o kilka nowych sygnaáów sterujących. Do wszystkich ukáadów scalonych stanowiących skáadowe systemu moĪna siĊ odwoáywaü przez porty umieszczone w przestrzeni adresowej wejĞcia-wyjĞcia. Procesor 80286 Pod wzglĊdem budowy wewnĊtrznej procesor 80286 nie róĪni siĊ w istotny sposób od swego poprzednika. NowoĞcią jest jedynie wprowadzenie tzw. chronionego trybu pracy (Protected Mode). Jego istota polega na implementacji sprzĊtowej kontroli dostĊpu do okreĞlonych obszarów pamiĊci. Mechanizmy te znajdują zastosowanie w pracy wieloza- daniowych systemów operacyjnych. Ukáad 80286 dysponuje specjalnym, dodatkowym zestawem rozkazów przeznaczonych do obsáugi tego trybu pracy. Poza nim (tj. w trybie rzeczywistym Real Mode) procesor nadal dysponuje listą rozkazów zgodną z 8086, ale poszerzoną o kilka nowych poleceĔ. Nie mogáy byü one jednak wykorzystane w aplikacjach zachowujących „zgodnoĞü w dóá” do poziomu XT. Poszerzona do 24 bitów magistrala adresowa pokrywaáa przestrzeĔ 16 MB. Z obszaru tego moĪna byáo jednak korzystaü wyáącznie w trybie chronionym. W trybie rzeczywistym trzeba siĊ byáo zadowoliü zakresem adresowania zgodnym z 8086, tj. 1 MB. Sposób genera- cji adresu fizycznego pozostaá bez zmian. W trybie rzeczywistym 80286 zachowywaá siĊ po prostu jak szybki 8086. Na zwiĊkszenie efektywnej szybkoĞci przetwarzania miaáo wpáyw nie tylko podniesienie czĊstotliwoĞci taktującej (standardowo do 6, 8 lub 12 MHz, 70 Anatomia PC. Kompendium w skrajnym przypadku do 25 MHz), ale równieĪ poprawki w konstrukcji wewnĊtrznej procesora oraz zmodyfikowana obsáuga magistrali. Obszar przestrzeni adresowej dla urządzeĔ wejĞcia-wyjĞcia jest zgodny z moĪliwo- Ğciami procesora 8086; teoretycznie moĪna obsáuĪyü 64 K portów 8-bitowych o adresach 0 – 65535, 32 K portów 16-bitowych o parzystych adresach 0, 2, 4, …, 65534 lub ich kombinacje w zakresie do 64 K. Podobnie jednak jak w modelu XT, wbudowany w páytĊ dekoder adresów wejĞcia-wyjĞcia rozpoznaje tylko 1024 z nich — są to porty ulokowane w zakresie 0 – 1023 (000h – 3FFh). Ukáad 8086 miaá moĪliwoĞü samodzielnego wytwarzania sygnaáów sterowania magistralą, co umoĪliwiaáo rezygnacjĊ z udziaáu kontrolera 8288. Procesor 80286 nie ma takiej moĪli- woĞci i musi wspóápracowaü z odpowiadającym mu kontrolerem magistrali 80288. Magistrala ISA 16-bitowa Podobnie jak w modelu PC/XT, wiĊksza czĊĞü sygnaáów magistrali systemowej wypro- wadzona jest do gniazd, w których moĪna umieszczaü karty rozszerzeĔ. W przypadku architektury AT magistrala zewnĊtrzna jest juĪ jednak 16-bitowa. Gniazda rozszerzające (rysunek 2.4) podzielone są na dwie czĊĞci; pierwsza, 62-stykowa, jest zgodna (z wy- jątkiem sygnaáów 0WS i REF) z 8-bitową magistralą XT, druga stanowi jej 36-stykowe uzupeánienie. Páyty gáówne komputerów AT miaáy na ogóá kilka záączy 16-bitowych i jedno lub dwa 8-bitowe. PoniĪej omówione zostaną dodatkowe linie rozszerzające. Znaczenie pozostaáych sygnaáów jest takie samo, jak w przypadku magistrali XT. ~0WS ~REF LA17 – LA23 0 Wait States — karta rozszerzeĔ sygnalizuje, Īe jest dostatecznie szybka, aby byü obsáugiwaną bez dodatkowych cykli oczekiwania. Refresh — sygnaá ten informuje, Īe w danym momencie odbywa siĊ cykl odĞwieĪania pamiĊci dynamicznej na páycie gáównej. Jego Ĩródáem nie jest kanaá 0 DMA, lecz jeden z generatorów ukáadu 8254 (Timer) lub specjalizowane ukáady obsáugujące samą pamiĊü. Large Address — siedem najbardziej znaczących linii 24-bitowej szyny adresowej procesora. Linie LA17 – LA19 pokrywają siĊ logicznie z liniami A17 – A19 w czĊĞci 8-bitowej záącza, z tą róĪnicą, Īe adres na liniach LAnn wystawiany jest wczeĞniej. Vcc NapiĊcie zasilające (+5 V). SD8 – SD15 System Data — bardziej znaczący bajt 16-bitowej systemowej szyny danych AT. ~SBHE System Bus High Enable — sygnaá ten jest wystawiany przez procesor lub kontroler DMA podczas procesu przekazywania danych 16-bitowych z udziaáem bardziej znaczącego bajtu magistrali, tj. SD8 – SD15. Rozdziaä 2. i Architektury komputerów PC 71 Rysunek 2.4. Gniazdo 16-bitowej magistrali zewnĊtrznej ~MEMCS16 ~I/O CS16 ~MEMR Sygnaá generowany jest przez karty rozszerzeĔ, które gwarantują dostĊp do pamiĊci w trybie 16-bitowym. Karta 16-bitowa, która nie odpowie w odpowiednim momencie wystawieniem niskiego poziomu logicznego na linii ~MEMCS16, bĊdzie obsáugiwana tak jak 8-bitowa. JeĪeli karta 8-bitowa zostanie umieszczona w záączu 16-bitowym, to sygnaá ~MEMCS16 bĊdzie nieaktywny (na niepodáączonej linii ustala siĊ wysoki poziom logiczny), co umoĪliwia automatyczną detekcjĊ rozmiaru karty. Sygnaá ten generowany jest przez karty rozszerzeĔ, które gwarantują dostĊp do przestrzeni wejĞcia-wyjĞcia w trybie 16-bitowym. Obowiązują tu te same uwagi, co dla sygnaáu ~MEM CS16. Memory Read — stan aktywny tej linii (niski poziom logiczny) oznacza Īądanie odczytu (CPU lub DMA) z pamiĊci z zakresu 0 – 16 MB. Sygnaá ~SMEMR w 8-bitowej czĊĞci záącza generowany jest wyáącznie przy odczytach w przestrzeni 72 Anatomia PC. Kompendium ~MEMW adresowej 0 – 1 MB, zaĞ przy próbie dostĊpu do pamiĊci powyĪej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). Memory Write — stan aktywny tej linii (niski poziom logiczny) oznacza Īądanie odczytu (CPU lub DMA) z pamiĊci z zakresu 0 – 16 MB. Sygnaá ~SMEMW w 8-bitowej czĊĞci záącza generowany jest wyáącznie przy odczytach w przestrzeni adresowej 0 – 1 MB, zaĞ przy próbie dostĊpu do pamiĊci powyĪej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). DRQ5 – 7, ~DACK5 – 7 16-bitowe kanaáy DMA
Pobierz darmowy fragment (pdf)

Gdzie kupić całą publikację:

Anatomia PC. Kompendium. Wydanie IV
Autor:

Opinie na temat publikacji:


Inne popularne pozycje z tej kategorii:


Czytaj również:


Prowadzisz stronę lub blog? Wstaw link do fragmentu tej książki i współpracuj z Cyfroteką: