Cyfroteka.pl

klikaj i czytaj online

Cyfro
Czytomierz
00805 010458 11035577 na godz. na dobę w sumie
Anatomia PC. Wydanie VII - książka
Anatomia PC. Wydanie VII - książka
Autor: Liczba stron: 1088
Wydawca: Helion Język publikacji: polski
ISBN: 83-7197-751-4 Data wydania:
Lektor:
Kategoria: ebooki >> komputery i informatyka >> hardware >> elementy komputera
Porównaj ceny (książka, ebook, audiobook).
Klasyczne kompendium wiedzy na temat budowy komputerów PC. Siódme już wydanie Anatomii PC to ponad tysiąc stron szczegółowych i aktualnych informacji, dla wszystkich, którzy chcą zgłębić tajemnice pecetów. Rozproszoną i trudno dostępną wiedzę na temat sprzętu komputerowego masz teraz w zasięgu ręku, w jednym kompletnym opracowaniu, którego kolejne edycje cieszą się niesłabnącym powodzeniem wśród czytelników.

Anatomia PC jest także nieocenioną pomocą w sytuacjach, gdy komputer nie działa tak jak należy. Dzięki niej poradzisz sobie nawet z najbardziej złożonymi problemami ze sprzętem. Jest to pozycja nie tylko dla profesjonalistów: serwisantów, projektantów urządzeń współpracujących z PC i programistów. Każdy, kto chce dowiedzieć się, jak działa jego pecet, znajdzie w Anatomii PC odpowiedź na wszystkie swoje pytania.

Omówione zostały:

Książkę uzupełniają dodatki poświęcone architekturze procesorów różnych producentów, opis oznaczeń modułów pamięci, bogata baza adresów internetowych poświęconych sprzętowi PC oraz przykład sprzętowej realizacji współpracy z magistralą ISA. Anatomii PC towarzyszy także CD-ROM, zawierający przydatne programy diagnostyczne i narzędziowe.
Znajdź podobne książki Ostatnio czytane w tej kategorii

Darmowy fragment publikacji:

IDZ DO IDZ DO PRZYK£ADOWY ROZDZIA£ PRZYK£ADOWY ROZDZIA£ SPIS TREĎCI SPIS TREĎCI KATALOG KSI¥¯EK KATALOG KSI¥¯EK KATALOG ONLINE KATALOG ONLINE ZAMÓW DRUKOWANY KATALOG ZAMÓW DRUKOWANY KATALOG TWÓJ KOSZYK TWÓJ KOSZYK DODAJ DO KOSZYKA DODAJ DO KOSZYKA CENNIK I INFORMACJE CENNIK I INFORMACJE ZAMÓW INFORMACJE ZAMÓW INFORMACJE O NOWOĎCIACH O NOWOĎCIACH ZAMÓW CENNIK ZAMÓW CENNIK CZYTELNIA CZYTELNIA FRAGMENTY KSI¥¯EK ONLINE FRAGMENTY KSI¥¯EK ONLINE Anatomia PC. Wydanie VII Autor: Piotr Metzger ISBN: 83-7197-751-4 Format: B5, stron: 1082 Klasyczne kompendium wiedzy na temat budowy komputerów PC. Siódme ju¿ wydanie Anatomii PC to ponad tysi¹c stron szczegó³owych i aktualnych informacji, dla wszystkich, którzy chc¹ zg³êbiæ tajemnice pecetów. Rozproszon¹ i trudno dostêpna wiedzê na temat sprzêtu komputerowego masz teraz w zasiêgu rêku, w jednym kompletnym opracowaniu, którego kolejne edycje ciesz¹ siê nies³abn¹cym powodzeniem wġród Czytelników. Anatomia PC jest nieocenion¹ pomoc¹ w sytuacjach, gdy komputer nie dzia³a tak jak nale¿y. Dziêki niej poradzisz sobie nawet z najbardziej z³o¿onymi problemami ze sprzêtem. Omówione zosta³y: FireWire; • procesory i koprocesory; • architektury PC (od XT do architektur wieloprocesorowych); • obs³uga pamiêci i typy uk³adów pamiêci; • chipsety, magistrala PCI, DMA, przerwania sprzêtowe, zegar systemowy; • obs³uga stacji dyskietek, dysków twardych, magistrale ATA, SCSI i z³¹cze • karty graficzne, magistrala AGP, przetwarzanie wideo i grafiki 3D; • standardy obs³ugi klawiatury, myszki i innych urz¹dzeñ wejġciowych; • ³¹cza: szeregowe, równoleg³e, USB, IrDA; • system oszczêdzania energii (ACPI); • karty dĥwiêkowe, synteza FM, WaveTable i standard MIDI; • modemy i standardy u¿ywane w transmisji modemowej; • sieci i karty sieciowe; • BIOS i metody zabezpieczania peceta przed nieuprawnionym dostêpem. Wydawnictwo Helion ul. Chopina 6 44-100 Gliwice tel. (32)230-98-63 e-mail: helion@helion.pl Ksi¹¿kê uzupe³niaj¹ dodatki poġwiêcone architekturze procesorów ró¿nych producentów, opis oznaczeñ modu³ów pamiêci, bogata baza adresów internetowych poġwiêconych sprzêtowi PC oraz przyk³ad sprzêtowej realizacji wspó³pracy z magistral¹ ISA. Anatomii PC towarzyszy tak¿e CD-ROM, zawieraj¹cy przydatne programy diagnostyczne i narzêdziowe. Jest to pozycja nie tylko dla profesjonalistów: serwisantów, projektantów urz¹dzeñ wspó³pracuj¹cych z PC i programistów. Ka¿dy, kto chce naprawdê dowiedzieæ siê, jak dzia³a jego pecet, znajdzie w Anatomii PC odpowiedĥ na wszystkie swoje pytania. Spis treści Rozdział 1. Mikroprocesor ....................................................................................... 23 Przetwarzanie rozkazów ................................................... ................................................... ....25 RISC i CISC ................................................... ................................................... .................25 Pipeline ................................................... ................................................... .........................26 Faza pierwsza — pobranie (Prefetch, PF)................................................... .................28 Faza druga — dekodowanie (Decode, DE)................................................... ...............28 Faza trzecia — wykonanie (Execute, EX) ................................................... ................28 Faza czwarta — zakończenie i zapisanie wyników (Write Back, WB) .......................28 Techniki przyspieszania................................................... ................................................... 28 Techniki superskalarne................................................... ..............................................29 Przemianowywanie rejestrów................................................... ....................................29 Przepowiadanie ................................................... ................................................... ......32 Optymalizacja kodu................................................... ................................................... 35 Dostęp do pamięci ................................................... ................................................... .............35 Adresowanie ................................................... ................................................... .................37 Stronicowanie ................................................... ................................................... ...............38 Caching ................................................... ................................................... ..............................40 Topologie................................................... ................................................... ......................41 Organizacja pamięci podręcznej................................................... ......................................43 Mapowanie bezpośrednie (Direct Mapped) ................................................... ..............43 Pełna asocjacja (Fully Associative)................................................... ...........................43 Asocjacja zespołowa (Set Associative)................................................... .....................44 Strategie ................................................... ................................................... ........................44 Write Through ................................................... ................................................... ........45 Write Back................................................... ................................................... ..............45 Pamięć podręczna procesora 80386................................................... .................................45 Określenie trafienia ................................................... ................................................... 47 Decyzja o wymianie linijki (LRU)................................................... ............................47 Obsługa przestrzeni adresowej I/O................................................... .......................................49 Procesor 8086 ................................................... ................................................... ...............50 Procesory 80386 i 80486 ................................................... .................................................50 Pentium ................................................... ................................................... .........................51 Funkcje kontrolne i sterujące................................................... ................................................51 BIST................................................... ................................................... ..............................51 Kontrola TLB................................................... ................................................... ................52 Kontrola pamięci podręcznej................................................... ...........................................52 Przejście w stan wysokiej impedancji ................................................... .............................52 JTAG.................................................. ................................................... ..............................52 Częstotliwość taktowania ................................................... ................................................... ..54 Zasilanie................................................... ................................................... .............................56 Jak rozpoznać typ procesora................................................... .................................................59 Czy procesor jest zgodny z układem 80286 lub lepszym................................................... 59 Procesor 8086/88 czy 80186/88................................................... .......................................60 4 Anatomia PC Procesor 80286 ................................................... ................................................... .............61 Procesor 80386 ................................................... ................................................... .............61 Procesor 486 czy Pentium ................................................... ...............................................61 Koprocesory................................................... ................................................... .......................61 Koprocesor 8087................................................... ................................................... ...........62 Koprocesor 80287................................................... ................................................... .........63 Koprocesor 80387................................................... ................................................... .........63 Koprocesor i487SX ................................................... ................................................... ......64 Jak rozpoznać typ koprocesora................................................... ........................................64 Czy w systemie jest koprocesor ................................................... ................................64 Koprocesor 8087................................................... ................................................... ...........65 Koprocesor 80287 czy 80387 ................................................... ..........................................66 Rozszerzenia ................................................... ................................................... ......................66 MMX ................................................... ................................................... ............................67 Zmiany w architekturze................................................... .............................................67 Rozpoznanie procesora P55C................................................... ....................................69 Nowe rejestry ................................................... ................................................... .........69 Nowe typy danych................................................... ................................................... ..72 Nowe rozkazy................................................... ................................................... .........72 Przykłady zastosowań ................................................... ...............................................77 3DNow! ................................................... ................................................... ........................79 SSE ................................................... ................................................... ...............................79 SSE2 ................................................... ................................................... .............................83 Rozdział 2. Architektury komputerów PC ................................................................. 87 Model PC/XT................................................... ................................................... .....................87 Procesor 8086 ................................................... ................................................... ...............87 Procesor 8088 ................................................... ................................................... ...............90 Dostęp do pamięci i przestrzeni wejścia-wyjścia ................................................... ............91 Kontroler 8288................................................... ................................................... ..............92 Pozostałe elementy architektury XT ................................................... .........................94 Magistrala ISA 8-bitowa................................................... ..................................................96 Model AT................................................... ................................................... ...........................99 Procesor 80286 ................................................... ................................................... ...........101 Magistrala ISA 16-bitowa................................................... ..............................................102 Komputery z procesorami 386, 486 i Pentium ................................................... ...................105 EISA ................................................... ................................................... ...........................106 Wieloprocesorowość ................................................... ...............................................107 Magistrala zewnętrzna................................................... .............................................107 Kontroler DMA ................................................... ................................................... ....107 Kontroler przerwań sprzętowych ................................................... ............................107 Kontroler magistral................................................... ..................................................108 Pamięć konfiguracji................................................... .................................................108 MCA ................................................... ................................................... ...........................108 VESA................................................... ................................................... ..........................110 PCI ................................................... ................................................... ..............................112 Architektury systemów wieloprocesorowych................................................... .....................112 Architektura MPP ................................................... ................................................... .......113 Architektura UMA................................................... ................................................... ......114 Komunikacja z pamięcią ................................................... .........................................114 Caching w systemach multiprocesorowych ................................................... ............116 Specyfikacja MP (Intel)................................................... .................................................118 Obsługa przerwań................................................... ................................................... .119 Rozruch systemu ................................................... ................................................... ..119 Przejście do pracy symetrycznej ................................................... .............................120 Spis treści 5 System Dual-Pentium z magistralą PCI ................................................... ..................121 Tabela konfiguracji MP................................................... ...........................................121 Zastosowania praktyczne................................................... ...............................................125 Systemy operacyjne................................................... .................................................125 Procesory ................................................... ................................................... ..............125 Chipsety................................................... ................................................... ................127 Aplikacje ................................................... ................................................... ..............128 Granice teoretyczne................................................... .................................................129 Architektura komputerów przenośnych................................................... ..............................130 Złącze PCMCIA ................................................... ................................................... .........131 Rozdział 3. Układy pamięciowe PC ........................................................................ 133 Pamięci dynamiczne ................................................... ................................................... ........134 Tryb konwencjonalny (Page Mode) ................................................... ..............................135 Odczyt ................................................... ................................................... ..................135 Zapis ................................................... ................................................... .....................136 FPM (Fast Page Mode)................................................... ..................................................136 Odczyt ................................................... ................................................... ..................137 Zapis ................................................... ................................................... .....................137 EDO (Extended Data Out)................................................... .............................................137 Odczyt ................................................... ................................................... ..................138 Zapis ................................................... ................................................... .....................138 BEDO (Burst EDO)................................................... ................................................... ....138 Porównanie ................................................... ................................................... .................139 SDRAM ................................................... ................................................... ......................140 Linie zewnętrzne ................................................... ................................................... ..142 Rozkazy SDRAM................................................... ................................................... .144 Organizacje logiczne kostek SDRAM ................................................... ....................148 Moduły pamięciowe ................................................... ................................................... ........149 Moduły SIMM-30 (SIP) ................................................... ................................................150 Moduły SIMM PS/2 ................................................... ................................................... ...151 SIMM PS/2 bez parzystości (FPM i EDO) ................................................... .............152 SIMM PS/2 36-bitowy ................................................... ............................................154 System rozpoznawania modułów SIMM ................................................... ................156 Moduły DIMM ................................................... ................................................... ...........156 Buforowane DIMM DRAM................................................... ....................................156 Niebuforowane DIMM DRAM................................................... ...............................160 Niebuforowane DIMM SDRAM................................................... .............................163 Rozpoznawanie modułu DIMM................................................... ..............................168 Odświeżanie................................................... ................................................... .....................169 RAS Only............................................. ................................................... ..........................171 CBR (CAS before RAS)................................................... ................................................172 Hidden................................................... ................................................... .........................173 Wykrywanie błędów i ich korekcja ................................................... ....................................174 Błędy powtarzalne (HE) ................................................... ................................................175 Błędy sporadyczne (SE) ................................................... ................................................175 Kontrola parzystości ................................................... ................................................... ...175 Kontrola ECC ................................................... ................................................... .............177 Rozszerzenia standardu magistrali PC-66 ................................................... ..........................178 Parametry modułów................................................... ................................................... ....179 Pamięć konfiguracyjna (SPD) ................................................... .......................................180 Moduły buforowane................................................... ................................................... ....184 DDR-SDRAM ................................................... ................................................... .................186 DDR-II i DDR-III ................................................... ................................................... .......193 RDRAM................................................... ................................................... ...........................193 6 Anatomia PC VC-SDRAM ................................................... ................................................... ....................200 HSDRAM ................................................... ................................................... ........................202 Porównanie parametrów pamięci ................................................... .......................................203 LVTTL................................................... ................................................... ........................205 SSTL_2 ................................................... ................................................... .......................205 SSTL_18 ................................................... ................................................... .....................206 RSL ................................................... ................................................... .............................206 Identyfikacja producentów chipów pamięciowych ................................................... ............207 Rozdział 4. Układy otoczenia procesora (chipset).................................................. 209 Zakres funkcji ................................................... ................................................... ..................209 Magistrala FSB ................................................... ................................................... ...........211 Obsługa pamięci operacyjnej i magistrali pamięciowej ................................................... 213 Obsługa pamięci podręcznej (Cache) ................................................... ............................216 Zakres pokrywany przez pamięć podręczną................................................... ..................219 Układy obsługi podstawki typu Socket 7 ................................................... ...........................221 Układy współpracujące z magistralą GTL+ i AGTL+ ................................................... .......224 Układy do obsługi procesorów AMD................................................... .................................230 ALi................................................... ................................................... ..............................231 AMD ................................................... ................................................... ...........................231 nVidia ................................................... ................................................... .........................232 SiS ................................................... ................................................... ..............................232 VIA ................................................... ................................................... .............................232 Układy ze zintegrowaną grafiką ................................................... .........................................234 Wewnętrzne magistrale międzyukładowe ................................................... ..........................236 PCI ................................................... ................................................... ..............................239 Hub-Interface/V-Link ................................................... ................................................... .239 RapidIO................................................... ................................................... .......................240 HyperTransport (LDT) ................................................... ..................................................244 Rozdział 5. Magistrala PCI .................................................................................... 247 Gniazda magistrali PCI................................................... ................................................... ....257 Obsługa przerwań ................................................... ................................................... ............259 Pamięć konfiguracyjna urządzeń PCI................................................... .................................261 Identyfikator producenta (Vendor ID)................................................... ...........................261 Identyfikator urządzenia (Device ID)................................................... ............................261 Rejestr komend (Command)................................................... ..........................................262 Rejestr stanu (Status) ................................................... ................................................... ..263 Numer wersji urządzenia (Revision ID) ................................................... ........................265 Kod klasy urządzenia (Class Code)................................................... ...............................265 Rozmiar linii pamięci podręcznej (Cache Line Size) ................................................... ....265 Minimalny czas transmisji (Latency Timer)................................................... ..................265 Typ nagłówka (Header Type)................................................... ........................................268 BIST (Build-in Self-test) ................................................... ...............................................269 Adres bazowy (Base Address Registers)................................................... .......................269 Wskaźnik CardBus CIS (CardBus CIS Pointer)................................................... ............270 Dodatkowy identyfikator producenta (Subsystem Vendor ID) i dodatkowy identyfikator urządzenia (Subsystem ID)..............................................271 Adres bazowy rozszerzenia ROM (Expansion ROM Base Address)...............................271 Wskaźnik do listy możliwości (Capabilities Pointer)................................................... ....272 Linia IRQ (Interrupt Line) ................................................... .............................................272 Linia INT (Interrupt Pin) ................................................... ...............................................272 Długość transmisji (Min_Gnt)................................................... .......................................273 Częstość (Max_Lat)................................................... ................................................... ....273 Spis treści 7 Mechanizmy dostępu do pamięci konfiguracyjnej ................................................... .............273 Pierwszy mechanizm dostępu do pamięci konfiguracyjnej..............................................274 Drugi mechanizm dostępu do pamięci konfiguracyjnej ................................................... 274 PCI BIOS ................................................... ................................................... ....................275 Autokonfiguracja urządzeń PCI ................................................... .........................................275 Rozwój PCI i inne magistrale ................................................... .............................................276 PCI-32/66 MHz i PCI-64................................................... ...............................................277 PCI-X................................................... ................................................... ..........................277 PCI-Express ................................................... ................................................... ................280 Model warstwowy ................................................... ................................................... 281 Rozdział 6. Kanał DMA .......................................................................................... 285 Układ scalony 8237A ................................................... ................................................... ......286 Tryby pracy kontrolera DMA................................................... .............................................288 Tryb spoczynkowy „I” (Idle)................................................... .........................................288 Tryb „S” (Single)................................................... ................................................... ........289 Tryb „B” (Block) ................................................... ................................................... ........289 Tryb „D” (Demand)................................................... ................................................... ....289 Tryb „C” (Cascade) ................................................... ................................................... ....289 Tryb „V” (Verify) ................................................... ................................................... .......289 Kaskadowe łączenie układów 8237A................................................... .................................290 Programowanie kontrolerów DMA ................................................... ....................................290 Adresy portów kontrolerów DMA w komputerze IBM PC/XT............................................291 „Sztuczne” porty komputera PC/XT ................................................... .............................292 Adresy portów kontrolerów DMA w komputerze IBM PC/AT............................................292 „Sztuczne” porty komputera PC/AT ................................................... .............................293 Budowa rejestrów wewnętrznych................................................... .......................................294 Rejestr żądań (port 009h w PC/XT, 009h i 0D2h w PC/AT) ...........................................294 Rejestr stanu (port 008h w PC/XT, 008h i 0D0h w PC/AT) ............................................294 Rejestr rozkazów (port 008h w PC/XT, 008h i 0D0h w PC/AT).....................................294 Rejestr maski kanału (port 00Ah w PC/XT, 00Ah i 0D4h w PC/AT) .............................295 Rejestr maskujący (port 00Fh w PC/XT, 00Fh i 0DEh w PC/AT) ..................................295 Rejestr trybu (00Bh w PC/XT, 00Bh i 0D6h w PC/AT): .................................................296 Przebieg transmisji................................................... ................................................... ...........297 Komputer IBM PC................................................... ................................................... ......297 Komputer IBM PC/XT ................................................... ..................................................298 Komputer IBM PC/AT ................................................... ..................................................299 Kanały 16-bitowe ................................................... ................................................... .299 Układ odświeżania pamięci ................................................... ................................................300 Rozdział 7. System obsługi przerwań sprzętowych ................................................. 303 Układ scalony 8259A ................................................... ................................................... ......304 Cykl przyjęcia zgłoszenia ................................................... ................................................... 306 Kaskadowe łączenie kontrolerów przerwań................................................... ...........................307 Fazy obsługi przerwań od układu Slave ................................................... ........................307 Programowanie kontrolera przerwań................................................... ..................................309 Inicjowanie pracy układu................................................... ...............................................309 Polling................................................... ................................................... ..............................313 Przerwanie niemaskowalne (NMI) ................................................... .....................................314 Obsługa przerwań z magistral ISA, PCI i AGP................................................... ..................315 Rozdział 8. Obsługa stacji dyskietek...................................................................... 319 Fizyczna organizacja danych na dyskietce ................................................... .........................321 Programowanie operacji dyskowych................................................... ..................................324 Programowanie operacji dyskowych z poziomu systemu MS-DOS................................324 Przerwanie 25h ................................................... ................................................... ...........325 8 Anatomia PC Przerwanie 26h ................................................... ................................................... ...........326 Przerwanie 21h ................................................... ................................................... ...........326 Obsługa dysków za pomocą funkcji BIOS-u................................................... .................327 Funkcja 00h ................................................... ................................................... ..........328 Funkcja 01h ................................................... ................................................... ..........329 Funkcja 02h ................................................... ................................................... ..........329 Funkcja 03h ................................................... ................................................... ..........330 Funkcja 04h ................................................... ................................................... ..........330 Funkcja 05h ................................................... ................................................... ..........331 Funkcja 08h ................................................... ................................................... ..........333 Funkcja 15h ................................................... ................................................... ..........335 Funkcja 16h ................................................... ................................................... ..........336 Bezpośredni dostęp do kontrolera napędu dysków elastycznych.....................................336 Rejestry kontrolera napędu dysków elastycznych................................................... ...337 Cykl rozkazowy kontrolera................................................... .................................................339 Faza przygotowawcza................................................... ................................................... .339 Faza przekazywania rozkazu ................................................... .........................................339 Budowa przykładowego rozkazu — rozkaz RS (Read Sector) ..........................................340 Faza przekazywania rozkazu................................................... ...................................340 Faza przekazywania danych................................................... ....................................341 Faza końcowa ................................................... ................................................... .......342 Alternatywne metody transmisji danych ................................................... .......................345 Uwzględnianie mechanicznych własności napędu................................................... .............346 Zabezpieczanie danych — kod CRC................................................... ..................................348 Rozdział 9. Obsługa dysku twardego ...................................................................... 351 Budowa kontrolera................................................... ................................................... ...........351 Systemy kodowania MFM i RLL ................................................... .......................................352 Fizyczna organizacja danych i formatowanie................................................... .....................354 Formatowanie wysokiego poziomu................................................... ...............................355 Formatowanie niskiego poziomu................................................... ...................................356 Wykrywanie i korekcja błędów ................................................... ..........................................358 Standard AT-BUS................................................... ................................................... ............361 Wstęp ................................................... ................................................... ..........................362 Złącze fizyczne ................................................... ................................................... ...........363 Dostęp CPU do dysku AT-BUS ................................................... ....................................366 Rejestr danych (1F0h) ................................................... .............................................368 Rejestr błędów (1F1h) ................................................... .............................................368 Rejestr prekompensacji (Features Register: 1F1h) ................................................... .368 Rejestr numeru sektora (Sector Number Register: 1F3h) ..........................................369 Rejestr liczby sektorów (Sector Count Register: 1F2h).............................................369 Rejestry numeru cylindra (Cylinder Low/High Register: 1F4h, 1F5h) .....................369 Rejestr napęd/głowica (Device/Head Register: 1F6h) ...............................................369 Rejestr stanu (Status Regiser: 1F7h) ................................................... .......................370 Rejestr rozkazów (Command Register: 1F7h) ................................................... ........370 Alternatywny rejestr stanu (3F6h)................................................... ...........................372 Rejestr sterujący (3F6h) ................................................... ..........................................372 Rejestr adresu napędu (3F7h)................................................... ..................................372 Cykl programowania kontrolera ................................................... ....................................373 Przekazywanie rozkazu ................................................... ...........................................373 Przekazywanie danych ................................................... ............................................373 Faza końcowa ................................................... ................................................... .......374 Przykład realizacji rozkazu CZYTAJ SEKTOR ................................................... .....375 Rozszerzenia standardu pierwotnego ................................................... .................................377 Spis treści 9 Wzrost pojemności dysków................................................... ................................................380 Ograniczenia wnoszone przez BIOS ................................................... .............................381 Bariera 504 MB ................................................... ................................................... ....381 Metody omijania bariery 504 MB ................................................... ...........................384 Adresy liniowe (LBA)................................................... .............................................384 Translacja XCHS (eXtended Cylinder-Head-Sector) ................................................386 Straty pojemności ................................................... ................................................... .386 Bariera 2,1 GB................................................... ................................................... ......387 Bariera 8 GB................................................... ................................................... .........387 Przekraczanie bariery 8 GB................................................... .....................................388 Bariera 32 GB................................................... ................................................... .......389 Bariera 128 GB................................................... ................................................... .....390 Ograniczenia wnoszone przez systemy operacyjne................................................... .......391 Limit FAT-16 (bariera 2 047 MB) ................................................... ..........................391 Bariera 4 GB................................................... ................................................... .........392 Windows NT — bariery 4 GB i 8 GB................................................... .....................392 Windows 95 — bariera 32 GB ................................................... ................................393 Windows 95/98/98ME — ograniczenie 69 GB ................................................... ......393 Podnoszenie pasma przepustowego magistrali................................................... ...................393 Tryby PIO ................................................... ................................................... ...................394 Tryby DMA ................................................... ................................................... ................395 Tryb Ultra DMA/33................................................... ................................................... ....395 Tryb Ultra DMA/66................................................... ................................................... ....400 Tryby Ultra ATA/100 i Ultra ATA/133 ................................................... ........................402 Blok informacyjny ................................................... ................................................... ...........403 Realizacja rozkazu Identify Device ................................................... ...............................403 Faza przekazywania rozkazu................................................... ...................................404 Faza przekazywania danych................................................... ....................................404 Faza końcowa ................................................... ................................................... .......404 Lista rozkazów................................................... ................................................... .................409 Funkcje oszczędnościowe................................................... ................................................... 410 System PM................................................... ................................................... ..................410 System APM................................................... ................................................... ...............412 Funkcje akustyczne................................................... ................................................... ..........413 Dostęp do funkcji AAM ................................................... ................................................414 Rozdział 10. Szeregowa magistrala ATA................................................................... 417 Specyfikacja................................................... ................................................... .....................418 Sterowanie ................................................... ................................................... .......................419 Okablowanie ................................................... ................................................... ....................419 Protokół i transmisja ................................................... ................................................... ........421 Rozdział 11. Standard SCSI ..................................................................................... 429 Realizacja magistrali................................................... ................................................... ........432 Organizacja protokołu ................................................... ................................................... .....435 Fazy pracy magistrali................................................... ................................................... ..436 Szyna wolna (Bus Free) ................................................... ..........................................437 Faza rozstrzygania (Arbitration Phase) ................................................... ...................439 Wybór (Selection Phase) ................................................... .........................................441 Reselekcja (Reselection) ................................................... .........................................444 Fazy informacyjne................................................... ................................................... 446 Transfer danych w fazach informacyjnych................................................... ....................449 Tryb asynchroniczny ................................................... ...............................................449 Tryb synchroniczny................................................... .................................................451 Tryb synchroniczny „Fast”................................................... ......................................453 Zmiana kierunku transmisji................................................... .....................................456 10 Anatomia PC Sytuacje wyjątkowe ................................................... ................................................... ....456 Uwaga (Attention)................................................... ................................................... 456 Zerowanie (Reset) ................................................... ................................................... 458 Rozkazy systemowe................................................... ................................................... ....460 Informacja statusowa ................................................... ................................................... ..464 Komunikaty (Messages) ................................................... ................................................465 00h: COMMAND COMPLETE (zakończono wykonanie rozkazu) .........................467 02h: SAVE DATA POINTERS (zachowaj zestaw wskaźników) 03h: RESTORE POINTERS (przywróć zestaw wskaźników) ............................467 04h: DISCONNECT (rozłączenie)................................................... ..........................467 05h: INITIATOR DETECTED ERROR (wykryto nienaturalne zachowanie inicjatora) ................................................... ..467 06h: ABORT (przerwij natychmiast) ................................................... ......................467 07h: MESSAGE REJECT (odmowa przyjęcia wiadomości).....................................467 08h: NO OPERATION (wiadomość pusta) ................................................... ............468 09h: MESSAGE PARITY ERROR (wykryto błąd parzystości)................................468 0Ah: LINKED COMMAND COMPLETE (zakończono rozkaz cząstkowy) ...........468 0Bh: LINKED COMMAND COMPLETE WITH FLAG (zakończono rozkaz cząstkowy plus flaga)................................................... .......468 0Ch: BUS DEVICE RESET (wyzerowanie)................................................... ...........468 0Dh: ABORT TAG (porzuć wykonanie procesu)................................................... ...468 0Eh: CLEAR QUEUE (wyczyść kolejkę procesów) .................................................468 20h: SIMPLE QUEUE TAG (umieść w kolejce) 21h: HEAD OF QUEUE TAG (umieść na szczycie) 22h: ORDERED QUEUE TAG (umieść na końcu) ..........468 12h: CONTINUE I/O PROCESS 13h: TARGET TRANSFER DISABLE...............469 80h – FFh: IDENTIFY (identyfikacja jednostki LUN)..............................................469 01h: SYNCHRONOUS DATA TRANSFER REQUEST (uzgodnienie RAO i TP) ................................................... ...................................469 Procedura uzgadniania ................................................... ............................................470 System wskaźników................................................... ................................................... ....470 Przykładowa wymiana danych ................................................... ......................................472 SCSI w komputerach PC ................................................... ................................................... .476 Host-Adapter................................................... ................................................... ...............478 Okablowanie ................................................... ................................................... ...............480 Terminatory ................................................... ................................................... ................482 Rozszerzenia SCSI................................................... ................................................... ......485 Rozdział 12. Złącze 1394 (Fire Wire)....................................................................... 491 Ogólne założenia standardu................................................... ................................................492 Tryby i prędkość transmisji ................................................... ................................................492 Topologia................................................... ................................................... .........................493 Okablowanie ................................................... ................................................... ....................493 Gwarantowane pasmo transmisyjne ................................................... ...................................494 Rozdział 13. Karty graficzne .................................................................................... 495 Przegląd kart graficznych ................................................... ................................................... 495 Omówienie kart graficznych EGA, VGA i SVGA................................................... .............499 Tryby tekstowe ................................................... ................................................... ...........502 Tryby graficzne................................................... ................................................... ...........503 Rozdzielczość obrazu ................................................... ................................................... .503 Tryby zapisu i odczytu pamięci obrazu ................................................... .........................504 Tryb zapisu 0 ................................................... ................................................... ........504 Tryb zapisu 1 ................................................... ................................................... ........505 Tryb zapisu 2 ................................................... ................................................... ........505 Tryb zapisu 3 ................................................... ................................................... ........505 Spis treści 11 Tryb odczytu 0................................................... ................................................... ......505 Tryb odczytu 1................................................... ................................................... ......505 Standard VESA................................................... ................................................... ................506 Rejestry sterowników EGA/VGA ................................................... ......................................506 Rejestry zewnętrzne (External/General registers) ................................................... .........508 Pomocniczy rejestr wyjściowy MOR (Miscellaneous Output Regist er) — adres 3C2h/3CCh ................................................... .........................................508 Rejestr urządzeń zewnętrznych FCR (Feature Control Regist er) — adres 3DAh/3CAh................................................... ........................................508 Zerowy rejestr stanu ISRZ (Input Status Register Zero) — adres 3C2h..........................509 Pierwszy rejestr stanu ISRO (Input Status register one) — adres 3BAh (3DAh)......509 Rejestr odłączenia sterownika VSER (Video Subsystem Enable Register) — adres 3C3h................................................... ................................................... .509 Układ sekwencyjny................................................... ................................................... .....510 Rejestr adresowy układu sekwencyjnego SAR (Sequencer Address R egister) — adres 3C4h................................................... ................................................... .510 Rejestr informacyjny układu sekwencyjnego — adres 3C5h ....................................510 Rejestr zerowania RR (Reset Register) — indeks 00h...............................................510 Rejestr trybu taktowania CMR (Clocking Mode Register) — indeks 01h ................510 Rejestr blokowania pamięci MMR (Map Mask Register) — indeks 02h..................511 Rejestr zbioru znaków CMR (Character Map Register) — indeks 03h.....................511 Rejestr trybu dostępu do pamięci MMR (Memory Mode Register) — indeks 04h...512 Układ graficzny ................................................... ................................................... ..........512 Rejestr adresowy układu graficznego GAR (Graphics 1 and 2 Addre ss Register) — adres 3CEh ................................................... ................................................... 512 Rejestr informacyjny układu graficznego — adres 3CFh ..........................................512 Rejestr ustawiania-zerowania SRR (Set/Reset Register) — indeks 00h....................512 Rejestr zezwolenia na ustawianie-zerowanie ESRR (Enabl e Set/Reset Register) — indeks 01h ................................................... ................................................... .513 Rejestr porównania kolorów CCR (Colour Compare Register) — indeks 02h .........513 Rejestr przesunięcia i wyboru funkcji DRFSR (Data Rotate-Function Select Register) — indeks 03h ........................................514 Rejestr wyboru płatu do odczytu RMSR (Read Map Select Regist er) — indeks 04h ................................................... ................................................... .514 Rejestr trybu dostępu do pamięci MOR (Mode Register) — indeks 05h ..................514 Rejestr dodatkowy MIR (Miscellaneous Register) — indeks 06h.............................515 Rejestr pominięcia koloru CDCR (Colour don t Care Register) — indeks 07h.........516 Rejestr modyfikacji bitów BMR (Bit Mask Register) — indeks 08h ........................516 Układ sterowania atrybutem ................................................... ..........................................517 Rejestr adresowy układu sterowania atrybutem G1 2AR (Graphics 1 and 2 Address Register) — adres 3C0h ...........................................517 Rejestr informacyjny układu sterowania atrybutem — adres 3C0h/3C1h.................517 Rejestry palety PR (Palette Registers) — indeksy 00h – 0Fh....................................518 Rejestr sterowania trybem pracy MCR (Mode Control Register) — indeks 10h ......518 Rejestr krawędzi ekranu OR (Overscan Register) — indeks 11h ..............................519 Rejestr uwzględnianych płatów pamięci CPER (Colour Plane En able Register) — indeks 12h ................................................... ................................................... .519 Rejestr przesunięcia poziomego HPPR (Horizontal Pel Pann ing Register) — indeks 13h ................................................... ................................................... .519 Rejestr wyboru koloru CSR (Colour Select Register) — indeks 14h ........................520 Przetwornik cyfrowo-analogowy................................................... ...................................520 Rejestr ograniczenia koloru PELMR (PEL Mask Register) — adres 3C6h ..............521 Rejestr stanu przetwornika DACSR (DAC Status Register) — adres 3C7h .............521 12 Anatomia PC Rejestr adresowy odczytu przetwornika PELARMR (PEL Address Read Mode Register) — adres 3C7h............................................522 Rejestr adresowy zapisu przetwornika PELAWMR (PEL Address Write Mode Register) — adres 3C8h...........................................522 Rejestr informacyjny przetwornika PELDR (PEL Data Register) — adres 3C9h.....523 Układ sterowania wyświetlaczem (CRT Controller)................................................... .....523 Rejestr indeksowy układu sterowania wyświetlaczem CRTCAR (CRTC Address Register) — adres 3B4h (3D4h) ...............................................523 Rejestr informacyjny układu sterowania wyświetlaczem — adres 3B5h (3D5h)......523 Rejestr całkowitego czasu wyświetlania linii HTR (Horizontal Total Register) — indeks 00h................................................... ........523 Rejestr końca wyświetlania poziomego HDER (Horizontal Display End Register) — indeks 01h ...............................................524 Rejestr początku wygaszania poziomego SHBR (Start Horizontal Blanking Register) — indeks 02h............................................524 Rejestr końca wygaszania poziomego EHBR (End Horizontal Blanking Register) — indeks 03h .............................................524 Rejestr początku powrotu poziomego SHRR (Start Horizontal Retrace Register) — indeks 04h ..............................................525 Rejestr końca powrotu poziomego EHRR (End Horizontal Retrace Register) — indeks 05h................................................525 Rejestr całkowitego czasu wyświetlania obrazu VTR (Vertical Total Register) — indeks 06h ................................................... ............525 Rejestr przepełnień układu sterowania wyświetlaczem OVRFLR (Overflow Register) — indeks 07h................................................... ...................526 Rejestr położenia pierwszej linii PSLR (Preset Scan Lin e Register) — indeks 08h ................................................... ................................................... .526 Rejestr ostatniej linii znaku MSLR (Max Scan Line Register) — indeks 09h ..........526 Rejestr pierwszej linii kursora CSR (Cursor Start Register) — indeks 0Ah..............527 Rejestr ostatniej linii kursora CER (Cursor End Register) — indeks 0Bh ................527 Rejestry adresowe SAHR, SALR (Start Address High Register, Start Address Low Register) — indeksy 0Ch i 0Dh .............................................527 Rejestry pozycji kursora CLHR, CLLR (Cursor Location High Reg ister, Cursor Location Low Register) — indeksy 0Eh i 0Fh ........................................528 Rejestr początku powrotu pionowego VRS (Vertical Retrace Start) — indeks 10h ................................................... ................................................... .528 Rejestr końca powrotu pionowego VRE (Vertical Retrace End) — indeks 11h .......528 Rejestr końca wyświetlania pionowego VDER (Vertical Display End Register) — indeks 12h............................................... .....529 Rejestr długości linii OR (Offset Register) — indeks 13h.........................................529 Rejestr pozycji podkreślenia ULR (Underline Location Register) — indeks 14h.....529 Rejestr początku wygaszania pionowego SVBR (Start Vertical Blanking Register) — indeks 15h ................................................530 Rejestr końca wygaszania pionowego EVBR (End Vertical Blanking Register) — indeks 16h .................................................530 Rejestr trybu adresowania MCR (Mode Control Register) — indeks 17h ......................530 Rejestr porównania linii LCR (Line Compare Register) — indeks 18h ....................531 Funkcje BIOS-u obsługujące karty graficzne................................................... .....................532 Funkcje określające tryb pracy i ogólne parametry sterownika .......................................532 Funkcja 00h — wybór trybu pracy sterownika (EGA/VGA) ....................................532 Funkcja 01h — określenie postaci kursora (EGA/VGA)...........................................533 Funkcja 02h — ustawienie pozycji kursora (EGA/VGA)..........................................534 Funkcja 03h — pobranie pozycji i postaci kursora (EGA/VGA) ..............................534 Funkcja 05h — ustawienie numeru wyświetlanej strony (EGA/VGA) .....................534 Spis treści 13 Funkcja 06h — przewinięcie tekstu w górę (EGA/VGA) .........................................535 Funkcja 07h — przewinięcie tekstu w dół (EGA/VGA) ...........................................535 Funkcja 0Fh — pobranie numeru trybu pracy sterownika (EGA/VGA) ...................536 Funkcje dostępu do ekranu ................................................... ............................................536 Funkcja 08h — pobranie kodu i atrybutu znaku, znajdującego się w miejscu wskazywanym przez kursor (EGA/VGA) ................................................... ........536 Funkcja 09h — ustawienie atrybutu i wypisanie znaku w pozycji wskazywanej przez kursor (EGA/VGA).............................................536 Funkcja 0Ah — wypisanie znaku w pozycji wskazywanej przez kursor (EGA/VGA) ................................................... ................................................... ...537 Funkcja 0Bh — wybranie koloru tła i krawędzi ekranu/ wybranie palety kolorów................................................... ...................................537 Funkcja 0Ch — wyświetlenie punktu (piksela) w graficznych trybach pracy (EGA/VGA) ................................................... ................................................... ...538 Funkcja 0Dh — odczytanie koloru punktu (piksela) w graficzn ych trybach pracy (EGA/VGA) ................................................... ....................
Pobierz darmowy fragment (pdf)

Gdzie kupić całą publikację:

Anatomia PC. Wydanie VII
Autor:

Opinie na temat publikacji:


Inne popularne pozycje z tej kategorii:


Czytaj również:


Prowadzisz stronę lub blog? Wstaw link do fragmentu tej książki i współpracuj z Cyfroteką: